DSP+FPGA的機載總線接口板研究（二）

作者：時間：2013-09-24 來源：網絡

加入技術交流群
- 掃碼加入
  和技術大咖面對面交流
  海量資料庫查詢

e="PADDING-RIGHT: 0px; PADDING-LEFT: 0px; PADDING-BOTTOM: 0px; MARGIN: 0px 0px 20px; WORD-SPACING: 0px; FONT: 14px/24px 宋體, arial; TEXT-TRANSFORM: none; COLOR: rgb(0,0,0); TEXT-INDENT: 2em; PADDING-TOP: 0px; WHITE-SPACE: normal; LETTER-SPACING: normal; BACKGROUND-COLOR: rgb(255,255,255); orphans: 2; widows: 2; webkit-text-size-adjust: auto; webkit-text-stroke-width: 0px">　　在整個系統的設計中，DSP主要用于控制FPGA工作、數據中轉、與外設主機通信。利用DSP向FPGA寫控制字，其中包含幀間隔長度大小等信息，可對FPGA進行控制;另外，根據FPGA的反饋狀態，可做出相應的控制調整。考慮到用于控制FPGA的I/O口比較多，選用的DSP是TI公司的TMSLF2407A。TMSLF2407A的復用外圍I/O口多達39個[2],圖6是DSP與FPGA之間的具體連接。

　　圖6 DSP與FPGA的連接示意圖

　　DSP提供I/O操作信號/IS、讀寫選定信號R/W、讀使能信號/RD、寫使能信號/WE以及地址線低四位A0、A1、A2、A3。通過這些控制邏輯信號可區分四路通道及每路通道的高低字。

　　DSP和FPGA提供的其它輔助的控制和狀態信號還包括：四路發送使能信號/ENTX[03],低電平有效;四路發送停止信號/TXT[03],低電平有效;接收數據到達信號/RER[03],用于告知DSP準備接收某一路通道已經到達的數據;發送數據準備好信號/TXR[03]信號，用于告知各個發送通道中是否還有未發出的數據暫存在FIFO里，低電平表示沒有數據;發送通道FIFO滿信號FUL[03],高電平有效;GLOBCLRN信號，用于FPGA初始化時對其內部進行全局清零;TESTREQ信號，用于對整個系統的自檢。

　　整個電路板是通過雙口RAM與外設主機進行通信的，雙口RAM負責暫存外設要發送的數據和暫存FPGA處理過的數據。可把它大致分為8個區，每一個區負責存放四路接收通道和四路發送通道中的一路數據及控制字。利用雙口RAM左右兩中斷的信箱可指揮接口板進行相應的操作。4 軟件設計

　　軟件的設計主要是DSP編程，DSP程序的主要任務就是初始化、管理DSP外圍電路、控制FPGA的收發數據以及與外設交互。DSP的主程序流程圖如圖7所示。