摘要：對于28納米及以下節點，選擇和放置多種過孔類型的復雜要求對LEF/技術文件的繞線構成了挑戰，導致設計規則檢查 （DRC） 錯誤增多（需要耗費時間來調試和改正），最終影響了良率和性能。

　　對于28納米及以下節點，各種新的設計要求使我們不得不調整傳統的數字電路板圖設計和驗證流程。尤其值得一提的是，過孔的使用受到了很大的影響。新的過孔類型已推出，雙重成像（double patterning）、FinFETS 和其它新的設計技巧的加入不僅使過孔的使用顯著增多，同時還導致用于定義版圖中過孔類型的選擇和放置方式的設計規則的數量和復雜度的增加。先進節點工藝中的布局和布線 （PR） 問題正變得越來越有挑戰性，我們目前的芯片布局和驗證方法開始跟不上需求了。

　　過孔故障一直是影響良率的重大因素。過孔冗余（雙過孔）被引入65納米版圖設計中，幫助減少制造過程的變動所引起的過孔故障。對于28納米節點，我們添加了一種矩形過孔（有時也稱條狀過孔）。以矩形過孔而非雙過孔代替單過孔可以預防過孔故障，同時減少過孔總數。圖1顯示了三個過孔類型。

　　圖1：過孔連接類型不斷增多

　　減少過孔數量很重要，因為28納米及以下節點設計所需的傳統過孔數量顯著增加，究其原因主要有兩點：第一，28納米及以下節點的金屬層明顯增多，因而需要更多的連接；第二，這些設計節點出現了新的設計要求。例如，由于必須分解幾何圖形，雙重成像層可能會增加所需的過孔數量，而電子遷移限制使得電源/接地線需要更多不同類型的過孔。

　　隨著過孔數量的增多，確保在 布局布線過程中正確放置和選擇過孔所需的規則的數量和復雜性也顯著增加。過孔插入的復雜性迅速提高主要有四個原因：

　　在小的節點設計中，連線更具挑戰性，不僅需要新的配置，（這些配置大節點設計不太常用），而且還要考慮先前大節點中并不重要的因素。例如，在 20納米節點上，過孔的選擇需要同時評估金屬末端-1和+1。繞線不再是僅僅優化過孔，而是同時考慮上下方的金屬以及過孔連接金屬的方向。

　　更多過孔類型增加了繞線可使用的過孔選擇。需要更多繞線規則來定義某種特定過孔何時使用以及如何使用。

　　代工廠定義過孔優先次序——每家代工廠擁有選擇特定過孔類型的專有規則。盡管繞線規則允在多種過孔類型之間選擇，但是代工廠優先規則會根據幾何、環境特征、過孔包住以及許多其它變量掌控這些類型的順序。此外，這些優先次序可能在過程節點的發展中迅速變化，需要不斷更新繞線規則。

　　雙重成像（double patterning）——雙圖案分解要求會影響過孔的放置位置和方向，并且必須在布局和布線階段加以考慮。

　　但為何這些都成為問題呢？難道繞線工具沒有繞線規則來告訴該如何以及在哪里放置布局元素嗎？

　　在數字領域，詳細的繞線規則經常都是對設計規則的簡化近似，以便可以被編碼為庫交換格式 （Library Exchange Format， LEF） 規格或繞線工具的技術文件（tech file）。繞線工具通常使用這些簡化的 DRC 和 DFM 規則來實現繞線過程中運行時間與準確性的最佳平衡。一旦繞線完成，GDSII 版圖就使用簽核質量的 DRC/DFM 規則文件和標準驗證規則格式 （SVRF） 的規則平臺來驗證。對于先前的節點，這就能起到充分的作用，因為簽核確認時發現的違規數量相對而言還是較低的。

　　隨著新的過程節點的成熟，簽核引擎使用的 SVRF 語言表述的工廠設計規則文件不斷更新，以解決被發現的制造問題。最終，這些工廠簽核模式和平臺本質上是實際制造需求的最精確和完整的表現。LEF/技術文件中表述的布局和路由工具使用規則更加簡單，并且經常不與制造廠規則同步。另外，對于28納米及以下節點，還有一些規則根本不能用更簡單的 LEF/技術文件語言來表述。因此，布線工具會報告布局沒有違反 DRC/DFM 規則，但簽核分析發現大量違規現象。布局和布線后再調試和糾錯不僅耗時和占用大量資源