2025年4月9日——中國數字EDA龍頭企業上海合見工業軟件集團有限公司（簡稱“合見工軟”）與北京開源芯片研究院（簡稱"開芯院"）宣布雙方就“香山”高性能開源RISC-V處理器項目深化技術合作的又一重要成果，依托合見工軟自主研發的全場景驗證硬件系統UniVista Unified Verification Hardware System（UVHS），雙方成功實現“香山”第三代昆明湖架構RISC-V處理器在16核大系統的軟硬件協同實測驗證。此次技術突破顯著提升了處理器的開發驗證效率，為后續產品迭代創新提速奠定重要基礎。

關鍵技術突破：16核系統實測性能超10MHz

繼雙方2024年"香山"第二代南湖架構驗證項目后的技術成果發布之后，本次合作成果的發布標志著雙方攜手探索大型處理器驗證技術突破的再次升級。在本項目中，開芯院基于第三代昆明湖架構構建的16核RISC-V處理器系統（含總線及存儲子系統），通過合見工軟5臺UVHS硬件平臺組成大規模級聯原型平臺。借助合見UVHS Compiler的智能分割技術，該設計被高效部署至20片AMD VU19P FPGA陣列，實測運行頻率達10.2MHz，并充分證明了以下核心優勢：

·       資源優化能力：集成自研UVSyn綜合工具，相較傳統第三方綜合器減少了12%的FPGA資源；

·       編譯效率躍升：全流程編譯周期壓縮至21小時；

·       跨平臺兼容性：通過自動化的時鐘重構、存儲模型優化等技術，設計遷移周期從月級縮短至周級。

·       多核協同驗證：開發支持16核/8核/4核多版本兼容的boardfile系統，構建跨版本驗證矩陣

·       動態加載技術：DDR4后門寫入方案，大幅提升內核加載速度

“RISC-V的創新發展對CPU國產化有重要戰略意義，開芯院香山處理器是RISC-V性能的重要標桿，第三代昆明湖架構對標Arm Neoverse N2內核，相較南湖架構顯著提升了面向高性能計算與AI場景的復雜度。其增強的并行處理能力、多核協同效率及多級緩存一致性協議，對驗證平臺提出了近乎嚴苛的要求。”開芯院副院長唐丹博士指出，“UVHS大規模級聯原型平臺通過自動分割技術重構了開發范式。過去受限于傳統原型驗證平臺可支持的規模，我們不得不裁剪多核設計，導致系統級驗證覆蓋率與軟硬件協同效率受限。如今借助20片FPGA級聯方案，首次實現了昆明湖16核系統的全場景驗證——完整保留緩存一致性協議與總線拓撲，在超過10MHz高性能下同步驗證Linux調度優化、多核負載均衡等復雜場景，測試深度和廣度都有很大的提升。”

生態共建展望：云驗證平臺賦能行業未來

對于未來規劃，唐丹博士強調：“后續溫榆河片上網絡與昆明湖架構的深度融合，將推動更大規模的32核至百核級眾核系統的驗證突破。我們將與合見工軟合作探索兩大生態基石的可能性：一是開源EDA工具鏈與開放的敏捷流程，系統性降低RISC-V企業驗證成本；二是基于大型硬件加速器平臺的開源芯片設計棧的云端部署能力。這將推動國產RISC-V生態跨越傳統工具鏈壁壘，加速從技術‘可用性’向產業‘易用性’的躍遷。”

合見工軟副總裁吳曉忠指出：“我們非常欣喜的看到UVHS大規模級聯原型平臺能夠幫助開芯院實現多核驗證上的突破，此次合作也進一步印證了UVHS平臺在超大規模HPC類芯片系統驗證領域的領先性。未來，合見工軟也將與開芯院合作探索構建包括硬件仿真流程在內的超大規模眾核芯片系統的全周期驗證解決方案。期待通過技術協同創新，與香山一起共同為RISC-V生態系統貢獻生產力工具加速RISC-V生態的產業化進程。”

關于合見工軟

上海合見工業軟件集團有限公司（簡稱“合見工軟”）作為自主創新的高性能工業軟件及解決方案提供商，以EDA（電子設計自動化，Electronic Design Automation）領域為首先突破方向，致力于幫助半導體芯片企業解決在創新與發展過程中所面臨的嚴峻挑戰和關鍵問題，并成為他們值得信賴的合作伙伴。

關于北京開源芯片研究院

近年來，RISC-V快速發展，已經成為當前國際科技競爭的焦點。為提升我國集成電路設計水平，建設與國際開源社區對接的技術平臺，北京市和中科院高度重視 RISC-V 發展，組織國內一批行業龍頭企業和頂尖科研單位于 2021年12月6日發起成立北京開源芯片研究院。研究院以開源開放凝聚產業發展共識，以協同創新激發應用牽引潛力，著力推進 RISC-V 創新鏈和產業鏈的加速融合，加速科技創新成果產業化落地，加快打造全球領先的 RISC-V 產業生態。