Qorvo 首席系統工程師/高級管理培訓師 Masashi Nogawa 將通過《 從射頻信號完整性到電源完整性 》這一系列文章，與您探討射頻（RF）電源的相關話題，以及電源軌可能對噪聲敏感的RF和信號鏈應用構成的挑戰。本文將提出一個簡單的問題： 鑒于受噪聲“污染”的電源可能會破壞您的信號，那您將如何保持電源軌的“清潔” ？

多年來，電子工程師們一直在討論“ 信號完整性 ”，但如今越來越意識到“電源完整性”對RF和信號質量的影響?？梢赃@樣說，關于電源完整性的討論始于20世紀末，當時的關注點在于如何為有高電流瞬態需求的微處理器提供合適的電源。這種需求首先在個人及商務計算機所使用的英特爾（Intel）和太陽微系統（Sun Microsystems）等公司的生態系統中出現；例如，Istvan Novak博士曾在2000年的DesignCon上就電源分配網絡（PDN）的阻抗測量問題做了題為《在電源分配網絡中測量毫歐姆和皮亨》的演講。如今，市場上出現了各種類型的微處理器，如DSP、FPGA和GPU， 如何處理瞬態電流被視為PDN日益嚴峻的技術挑戰 。

最初，PDN設計更偏向于給數字系統供電，以確保和維持準確的邏輯高、低電平。例如，由負載電流瞬變導致的過多電源軌輸出電壓下沖可能會翻轉邏輯狀態，過多的過沖可能會損壞處理器芯片。由于允許的過沖和下沖峰值之間的裕量很小，而且電源軌電壓越來越低，因此開發出了一些特殊技術；如英特爾移動電壓配置（IMVP）規范中所述的方法，即在負載瞬變時有意引入“下垂”，以限制總電壓偏移（圖1）。

圖1，利用主動引入“下垂”調制來減少由負載瞬變導致的總的電壓偏差

隨著我們社會數字化程度的加深，嵌入式處理器（DSP、FPGA、GPU）被廣泛應用于各種設備中，人機界面的普及以及由此產生的數據洪流意味著我們必須應對日益增長的高速數據通信需求。更高的數據速率通常意味著處理器及通信接口消耗的功率更大。更長路徑的連結讓傳輸信號更類似于模擬信號，伴隨著邊沿偏移，電平易受下垂以及其它電源的影響。這使得驅動通信線路的電源軌完整性變得愈發重要。

按照PDN設計目標隨時間的發展順序，系統對電流需求的增加可分為以下幾類：

• 計算機 ： CPU中晶體管更高的集成度，要求更高的電流和更好的負載瞬態處理能力

• 嵌入式處理 ： DSP、FPGA和/或GPU處理更大的數據吞吐量，從而要求更高的電流及更高的負載瞬態水平

• 高速通信 ： 數字數據的激增要求通信接口提供更大的電流

這些日益增長的需求成為推動電源完整性提升的主要動力；原因在于最簡單同時也是最重要的一條規則： 歐姆定律 。在PDN的考量中，歐姆定律轉化為一個目標阻抗Z Target ，如Larry Smith、Steve Sandler和Eric Bogatin在一篇文章中所表述的“等式1”所示。該等式定義了從處理器晶圓內核往PDN看進去的最高阻抗。如果PDN的阻抗保持在此限值之下，即便芯片中流入最極端的瞬態電流，也會產生一個可接受的低電源軌瞬態電壓。

Z Target =ΔV (max-noise) /I Transient （等式1）

當談到電源完整性時，大多數情況下，我們的“電源軌”是一個電壓調節器，有時也被稱為 電壓調節模塊（VRM） 。Keysight Technologies公司的Heidi Barnes在其文章中對此進行了很好的總結：“ POL電源通常是采用降壓調節器DC/DC轉換器設計的開關模式電源 。在微處理器印刷電路板領域，將其稱為 電壓調節模塊 。所有這些術語彼此皆可等價互換，都用來指代電源的來源”。

VRM旨在為其負載設備提供穩定、恒定的電壓輸出 ，無論面對多高的負載電流亦或多快的負載電流瞬變。任何偏離VRM目標輸出電壓的偏差都被視為誤差或噪聲。在此處，我們使用“誤差電壓”這個術語來更多地表示直流意義上的電壓偏差；相比之下，“噪聲電壓”一詞則更多指代交流或頻域中的電壓偏差。因此，我們完美而理想的直流電源（如目標電壓為3.3V）應具有以下特點：

• 使用校準后的高精度數字萬用表（DMM）讀數為3.300000000…

• 在示波器上，使用最敏感的電壓量程顯示為一條直線

• 使用頻譜分析儀監測3.3V輸出時，無可見信號功率，低至底噪

圖2，完美的VRM輸出

導致VRM系統出現直流誤差或噪聲的因素有很多，因此以下列出的因素并非詳盡無遺。對此，本系列的后續文章將就這些主題展開詳細探討。

• 直流輸出電壓誤差

VRM內部參考電壓偏離目標值

VRM中誤差放大器的正（+）或負（-）輸入端口出現偏移電壓

• 動態/交流輸出電壓誤差

VRM反饋回路存在交流噪聲源——VRM系統中的所有電阻、晶體管和二極管在調節過程中都會引入噪聲

• VRM的負載調整能力有限

VRM受負載電流的影響

• VRM的輸出阻抗有限

VRM在頻域內受動態/交流負載電流的影響；參見等式1

• VRM的線性調整能力有限

VRM受輸入電壓的影響

• PSRR（電源紋波抑制比）

VRM在頻域內受動態/交流輸入電壓的影響

對于本系列所有文章而言，需要強調的一個重要因素在于VRM輸出電壓通常分配給多個負載器件，無法在每一個器件上都保持完全精準。 這與RF或信號鏈電路設計并無不同。