項目概述

　　1.1項目背景

　　示波器(Oscilloscope)是一種能夠顯示電壓信號動態波形的電子測量儀器。它能夠將時變的電壓信號轉換為時域上的曲線，原來不可見的電氣信號,轉換為在二維平面上直觀可見光信號，由此能夠分析電氣信號的時域性質。

　　目前，全球主要的示波器生產廠商都集中在美國，而高端示波器更是被美國Tektronix公司、Agilent公司和LeCory公司所壟斷。如Agilent公司的高性能90000系列Infiniium示波器在4個通道上均達到40-GSPS采樣率，并同時提供超低噪聲的13 GHz全實時示波器帶寬，存儲深度也達到了1Gpts。

　　而國內方面，由于在高速模數轉換器和專用集成電路方面與發達國家的差距，市場上同類示波器的最高采樣率、模擬帶寬和存儲深度等主要指標還落后很多。本課題是開發具有自主知識產權的數字熒光示波器的采集與存儲系統。為高性能采集存儲技術積累開發經驗。同時填補我國數字熒光示波器的空白以及縮小與國外同類示波器發展水平的差距。

　　1.2數字熒光示波器

　　數字熒光示波器(DPO)是Tektronix公司推出的一種示波器平臺，它具有數字存儲示波器的各種傳統優點，如數據存儲和先進的觸發功能等。同時，它也具有模擬實時示波器的明暗顯示和實時特性，能以數字形式產生顯示效果優于模擬示波器的亮度漸次變化的熒光效果。其結構如圖1所示。

　　數字存儲示波器因需要微處器理顯示數據，導致在顯示兩幅波形之間有一定毫秒級的停滯時間;模擬示波器在回掃時間內也不能捕捉波形信息。而DPO的數據采集和顯示模塊并行運行，使得DPO能夠在處理顯示數據的同時，繼續采集信號數據。同時，與DSO不同的是，DPO是在連續進行多次采集與處理后再進行一次顯示。由于DPO一般采用專用硬件電路進行采集波形的數字熒光處理，不再受限于微處理器對數據的低速處理，使得波形的更新率有了質的提高。所以DPO能夠連續不斷得捕捉波形的絕大部分細節，可以完整的反映波形信息，同時也為后續的分析處理提供了完整的數據。如圖2所示。

　　數字熒光顯示技術的應用使DPO能以不同的亮度或色彩顯示信號在某一特定位置出現的頻率，頻率越高，則亮度越高。數字熒光處理器一般由專用的硬件電路(高速FPGA或ASIC)構成。與DSO一樣，輸入信號首先經放大和A/D變換后得到信號的采樣值，采樣值經過數字熒光處理單元的處理后形成一幅包含波形三維信息的完整波形圖，在不中斷采集過程的情況下，數字熒光處理單元每秒向波形顯存儲器傳輸約30幅完整的具有熒光顯示效果的波形圖像，在微處理器的控制下，將波形圖像顯示在示波器的熒光屏上，達到模擬示波器的熒光顯示效果。與此同時，微處理器可以并行方式執行自動測量及運算等各種功能。

　　DPO每秒鐘捕獲的波形數可以高達到幾十萬幀，比一般的DSO高幾千倍甚至上萬倍。這種快速波形捕獲速率結合超強的顯示能力，使DPO具有分析信號任何細節的性能。同時由于采用了數字處理，又具備數字存儲示波器的優點。

　　1.3項目特點

　　本項目的數字熒光示波器(DPO，Digital Phosphor Oscilloscope)是最新一代的示波器，它集成了數字存儲示波器和模擬示波器的優點，既有數字存儲示波器的波形存儲，瞬態捕獲，負延時觸發和高級觸發等功能，又有模擬示波器的實時捕獲，高波形更新率和亮度漸次變化的顯示效果等特性。

　　利用FPGA豐富的邏輯資源和強大的數據處理能力，在FPGA模塊中實現主要的DPX模塊，即數字熒光處理模塊，同時，利用USB接口將處理后的數據傳到PC機處理，利用PC機進行進一步的分析處理與顯示。由于采用FPGA設計，系統的復雜度大為降低，也方便升級與更新，同時，可通過USB口對FPGA模塊進行供電，極大的方便了工程師的調試，使該DPO具有很好的便攜性。

　　總體方案設計與論證

　　虛擬數字熒光示波器可以簡單描述為這樣一個系統：用戶通過PC機菜單設定采集觸發參數，示波器根據用戶的設定采集數據，并將采集到的數據做數字熒光處理，生成波形圖像經DPX處理后經USB傳送到PC機最后在液晶屏上顯示出來，同時，采集到的數據還可以做進一步的分析處理。因此，示波器可以分成兩大部分，一部分負責監控命令和波形、菜單的顯示;另一部分負責高速數據采集和數字熒光成像。

　　2.1總體框圖

　　根據上述分析，制定以下設計方案：該示波器采用FPGA架構，FPGA作為系統控制核心負責監控PC機上發送過來的按鍵命令并根據當前的工作狀態發送相應的采集控制命令給采集模塊，同時還控制著數字熒光處理模塊生成的波形圖像和控制菜單，另一方面，由于其高速的特點，用于實現高速數據采集系統以及數字熒光處理器。整體實現框圖如圖3所示。其中模數轉換器、時鐘電路和FPGA共同構成了示波器的采集系統，FPGA內部實現DPX模塊，最后通過USB上傳到PC機處理顯示。

　　2.2信號調理電路

　　信號調理電路主要由衰減放大電路、耦合控制電路和直流偏置電路組成，由FPGA控制。

　　衰減放大電路調整輸入波形的幅度范圍，把不同幅度的信號進行衰減或放大以適應屏幕的顯示范圍，便于觀察和測量。

　　耦合控制電路控制輸入信號的耦合方式，分別為交流耦合和直流耦合，在直流耦合方式時，信號的所有分量(交流和直流)都被采集顯示出來，而在交流耦合方式時，信號的直流分量被阻斷，只有交流分量被采集顯示出來。

　　直流偏置電路給信號加入直流分量，可以控制信號在屏幕中上下移動。另外，示波器的輸入阻抗和模擬帶寬也由信號調理電路所決定。在本項目中，信號調理電路的輸入阻抗為50歐姆和1M歐姆可選。模擬帶寬為500MHz。

　　2.3數據采集系統

　　數據采集系統由到模數轉換器(Analog Digital Convertor, ADC)、時鐘芯片和FPGA中相關采集控制模塊組成。

　　2.3.1模數轉換

　　本設計選用e2v公司的AT84AD001B模數轉換器。其接口如圖4所示。該ADC為并行比較結構，速度快，但功耗大。其將兩路ADC集成在一個芯片中，每路ADC最高采樣率達1GHz，量化精度八比特，另外該芯片還支持交織采樣的功能，即同一芯片中的兩路ADC同時采集同一路模擬信號，并且其采樣時鐘相位相反，將這兩路ADC的抽樣數據拼接起來可獲得2GSPS的最高采樣率。AT84AD001B的主要特性如下：

　　雙路ADC，每通道采樣率1GSPS，交織采樣模式下可達2GSPS;

　　輸出編碼為格雷碼和二進制編碼可選，支持1：1和1：2復用輸出;

　　支持模擬輸入切換選擇，采樣時鐘選擇;

　　支持增益控制和零電平調節;

　　采樣率1GSPS時誤比特率不超過

　　串行配置工作模式，源同步時鐘數據輸出;