利用Quartus Ⅱ和ModelSim軟件,基于EP2C35芯片FPGA開發平臺,通過Verilog-HDL語言,完成了O-QPSK調制解調器的設計.該設計具有結構簡單、占用芯片面積少、便于生成IP核等優點.電路與系統的仿真結果表明,所預期的功能均已實現,該方法適合在無線傳感器網絡及低功耗通信集成電路設計中應用.

基于FPGA的O_QPSK調制解調器設計.pdf