基于LVDS總線的高速長距數據傳輸的設計
加入技術交流群
隨著接入通信設備的廣泛應用，數據傳輸速率急劇增加。采用低電壓差分信號LVDS(Low-Voltage Differential Signalings)技術的設備電路系統可使傳輸速度每秒高達數百Mb。但LVDS只能滿足短距離的數據高速傳輸，而不支持長距離傳輸。目前許多設備都要求具有長距離傳輸數據能力，以確保百米以上的電纜傳輸數據。自適應均衡器能夠自動補償信號損耗，使電纜傳輸的串行數字信號能夠重新恢復其原有性能。利用這一特點，并采用高速串行數字接口SDI(Serial Digital In―terface)自適應電纜均衡器及電纜驅動器構建系統，可擴大LVDS技術的數據傳輸范圍，實現高速長距離數據傳輸。因此，這里給出采用DS92LVl023型LVDS器件，CLC006型高速驅動器以及CLC014型自適應均衡器構建的系統設計，該系統能夠實現導彈飛行前實時檢測的數據傳輸。
2 總體設計方案
該系統設計要求在100Mb／s速度下傳輸數據，其傳輸距離為300 m，因此，該系統設計主要解決延長傳輸距離和速度匹配問題。圖1為系統設計原理框圖。其中，DS92LVl023和DS92LVl224型LVDS器件，分別稱為串行器和解串器。串行器是一種將并行數據轉成串行數據的器件，而解串器則是將串行數據轉成并行數據的器件。CLC006和CLC014分別是高速驅動器和自適應均衡器，高速驅動器可驅動同軸線傳輸更長距離，經電纜長距離傳輸的信號會出現衰減，自適應均衡器則用于均衡器電纜傳輸的信號。
3 硬件電路設計
該系統設計中，計算機與USB模塊通過USB電纜連接，計算機向USB模塊發送讀數命令，啟動DS92LVl224命令及其他操作命令，USB模塊再將控制命令傳給FPGA模塊，FP-GA直接控制LVDS器件工作。由于USB模塊向計算機傳輸數據的速度最高可達140 Mb／s，因此。可將100 Mb／s速率的數據適時地傳入計算機。
3．1 延長距離設計
LVDS信號傳輸是依靠串行器和解串器完成的，串行器和解串器都需一個外部時鐘。只有這兩個外部時鐘頻率同步時，串行器和解串器才能正常通信。利用FPGA引腳與內部邏輯，完全能夠解決工作時鐘頻率同步的問題。
串行器DS92LV1023是將外部并行數據串化成串行數據，此時該串行器輸出的差分壓差約100 mV，該差分壓差傳輸距離只有幾米，加上CLC006電纜高速驅動器，其輸出壓差可達2V(壓差可通過電阻R23調節)，這樣就可以驅動同軸電纜傳輸300 m的距離。圖2為LVDS發送電路。
解串器DS92LV1224解串的數據先經FPGA模塊傳輸至存儲器，FPGA接收到USB模塊命令后，先通過控制解串器DS92LVl224的PWRDN、REN、RCLK、RCLK_R/F及REFCLK引腳使LVDS器件開始解串．同時將解串數據直接施加到FPGA引腳，進一步處理分析。圖3為LVDS接收電路。
評論