0 引言
串行接口已成為當前傳輸接口的發展趨勢，原因在于串行的高速率傳輸性能和較簡單的線路連接。在已知的外圍器件連接端口中，有USB，wishbone和并行端口。其中SPI接口總線基于串行傳輸的思想，已經制定成為標準，成為常用的外圍器件連接方式。針對FLASH這種常用的外圍存儲器件，有多種接口可供選擇，然而具有SPI接口的FLASH芯片硬件連接方便，通過FPGA編程可以便捷地實現FLASH的存取功能。因此基于FPGA的具有SPI總線接口的FLASH功能實現為工程設計提供了一種原型，為進一步的工程開發奠定了基礎。

1 SPI總線介紹
1．1 SPI總線簡介
同步外設接口(serial peripheral，interface，SPI)是由摩托羅拉公司開發的全雙工同步串行總線。SPT是一種串行同步通信協議，由1個主設備和1個或多個從設備組成，主設備啟動一個與從設備的同步通信，從而完成數據的交換。
1．2 SPI總線接口及時序
SPI接口由SDI(串行數據輸入)，SDO(串行數據輸出)，SCK(串行移位時鐘)，CS(從使能信號)四種信號構成，CS決定了惟一的與主設備通信的從設備，如沒有CS信號，則只能存在一個從設備，主設備通過產生移位時鐘來發起通信。通信時，數據由SDO輸出，SDI輸入，數據在時鐘的上升沿或下降沿從SDO輸出，在緊接著的下降沿或上升沿由SDI讀入，這樣經過8／16次時鐘改變，完成8／16位數據的傳輸。
在SPI傳輸中，數據是同步進行發送和接收的。數據傳輸的時鐘基于來自主處理器的時鐘脈沖，摩托羅拉沒有定義任何通用SPI時鐘規范。然而，最常用的時鐘設置基于時鐘極性(CPOL)和時鐘相位(CPHA)兩個參數；CPOL定義SPI串行時鐘的活動狀態，而CPHA定義相對于數據位的時鐘相位。CPOL和CPHA的設置決定了數據取樣的時鐘沿。
SPI模塊為了與外設進行數據交換，根據外設工作要求，其輸出串行同步時鐘極性和相位可以進行配置，時鐘極性(CPOL)對傳輸協議沒有大的影響。如果CPOL=0，串行同步時鐘的空間狀態為低電平；如果CPOL=1，串行同步時鐘的空間狀態為高電平。時鐘相位(CPHA)能夠配置用于選擇兩種不同的傳輸協議之一進行數據傳輸。如果CPHA=0，在串行同步時鐘的第一個跳變沿(上升或下降)數據被采樣；如果CPHA=1，在串行同步時鐘的第二個跳變沿(上升或下降)數據被采樣。SPI主模塊和與之通信的外設時鐘相位與極性應該一致。SPI接口時序如圖1所示。

2 基于FPGA的SPI接口設計
SPI接口適用于主芯片與從芯片的連接，在一個FPGA系統中，充當主芯片的為FPGA可編程芯片，而FLASH芯片作為外圍從芯片通過SPI接口連接至FPGA芯片。該系統選用Lattice公司的FPGA芯片，該公司的產品線齊全，其中ECP2M系列芯片功能全面，開發成本低廉。ECP2M系列芯片支持SPI接口，通過硬件電路的簡單設計即可完成SPI接口的物理連接，進一步利用Lattice的工程開發EDA軟件進行FPGA編程，實現SPI接口控制。對接口的設計采用RAM作為讀／寫緩沖，完成主程序和FLASH之間的數據交換，各模塊結構示意圖如圖2所示。

圖2中ram_wr寫端口數據寬度設置為32位，地址深度設為128位；讀端口為1位位寬，這是由SPI端口的串行性決定的；ram_rd讀端口與ram _wr寫端口相對應。RAM模塊如圖3所示。

3 SPI接口實現及FLASH功能驗證
3．1 M25P64串行FLASH芯片介紹
M25P64串行芯片由STMicro公司生產，它具有64 Mb容量，最高時鐘頻率可達50 MHz同時采用SPI總線接口。該FLASH芯片的存儲空間劃分為128區，每區為65 536 B。在芯片中，其中D為數據串行輸入端；C為時鐘輸入；為低電平有效片選信號；和分別為寫保護和暫停保持輸入，Q為串行輸出端。該芯片的指令豐富，功能完備，常用的指令如：讀／寫使能、讀／寫狀態寄存器、讀數據、頁編程以及區塊擦除等。