a一级爱做片免费观看欧美,久久国产一区二区,日本一二三区免费,久草视频手机在线观看

新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > 基于Nios的FFT算法軟硬件協同設計

基于Nios的FFT算法軟硬件協同設計

作者: 時間:2010-12-07 來源:網絡 收藏

摘要:在深入研究自定制指令的接口的基礎上,利用Matlab/DSP Builder建立快速傅里葉變換核心運算指令基本模型,然后用Altera公司提供的Singacompiler工具對其進行編譯,產生 QuartusⅡ能夠識別的VHDL源程序,并將此程序在中自定制成相關的運算指令。利用自定制的運算指令,在中利用C語言 編寫基于Nios的FFT程序,實現了FFT運算的協同設計。經測試表明,將FFT加入到Nios嵌入式處理器指令集中,可以幫助系統完成 復雜的數據處理任務,增強Nios系統的實時處理能力。該設計方法打破了間的屏障,大大加快了系統的功能驗證。
關鍵詞:FFT;自定制指令;軟硬件協同設計;EP2C5Q208C8

在自動控制領域,往往要對被控對象進行狀態檢測,從而作出下一步的處理,達到控制的目的,因此自動控制系統離不開對被控系統的狀態進行監測,以便對其進行 處理,例如滾動軸承故障、電動機故障等均可以利用頻譜分析法對其進行狀態監測和故障診斷。要檢測被控對象的狀態,就離不開數字信號處理,因此,數字信號處 理應用廣泛。并且FFT(快速傅里葉變換)促進了數字信號處理的發展,它可應用傅里葉變換理論所能涉及的任何領域。對于FFT工程的實現方法有軟件法和硬 件法,即通過軟件程序完成FFT運算,這種方法可適用于各種數字信號處理的應用場合,很靈活,但缺點是不能進行實時處理。而使用專用硬件完成數字信號處理 的方法能夠實現實時處理,但外圍電路相對復雜,不易擴展,靈活性差,且價格昂貴。因此人們一方面尋求結構簡單、運算速度快,存儲量小的FFI實現方法,另 一方面采用先進的VLSI技術改進實現FFT的硬件結構,將硬件化。
Nios嵌入式處理器是FPGA生產廠商Althera推出的軟核CPU,它是一種面向用戶的、可靈活定制的通用RISC嵌入式CPU。用戶可以在 Nios指令系統中增加用戶自定義指令,以增強對強實時軟件算法的處理能力,可以把一個復雜的標準指令序列簡化為一條用硬件實現的單個指令。特別是在需要 使用大量FFT算法的場合,可以根據用戶的需要,定制專門的FFT處理器硬件和定制一些諸如復數乘法或復數加法等傳統運算指令,使Nios系統不但具有常 規數字信號處理器功能,而且具有軟件實現FFT運算處理的特點。

1 FFT算法原理
1.1 按時間抽取的基-2 FFT算法
設序列x(n)長度為N,且滿足N=2M,M為正整數。按n的奇偶把x(n)分解為2個N/2點的子序列:
a.JPG
則可將DFT化為:
b.JPG
式中,X1(k)與X2(k)分別是x1(r)及x2(r)的N/2點DFT。


上一頁 1 2 3 4 下一頁

關鍵詞: Nios FFT 算法 軟硬件

評論


相關推薦

技術專區

關閉