摘要：介紹了一種智能信號轉換模塊的設計方法。這種智能模塊采用了基于FPGA嵌入式軟核系統，是基于NiosII軟核處理器的架構，可以在模塊上完全實現外部總線信號之間相互轉換，無需驅動程序或操作系統的干預。同時對用戶邏輯設計、用戶邏輯集成、固件設計技術等內容進行了詳細的介紹。
關鍵詞：現場可編程門陣列；軟核；智能

0 引言
在工業控制等領域的計算機系統中廣泛涉及到信號轉換等，信號轉換模塊在系統中承擔著在多種信號之間進行翻譯轉換的任務。隨著應用環境復雜性、計算機系統集成度的提高，信號轉換模塊上需容納的信號通道的種類與數量也越來越多。頻繁、大量的信號轉換必然會占用較多的系統資源。隨著微電子技術的發展，國外的一些生產廠商如Altera已推出在FPGA上以軟核(soft core)方式實現的嵌入式系統。這種嵌入式系統基于NIOS II嵌入式軟核處理器，其外設可以靈活選擇增刪，并允許自定制外設。本文介紹了一種基于NIOSⅡ軟核系統的智能429-422信號轉換模塊的設計。

1 設計原理
傳統的非智能設計的轉換模塊，在工作時需要有驅動程序的控制，通過與操作系統或用戶軟件的交互，來實現信號轉換的功能，亦即需要接入PCI Bus等系統總線，通過中斷提請等方式工作，在轉換通道數量多時，必然會影響系統的性能。采用智能設計的信號轉換模塊一般不需要操作系統的干預，接收到的外部總線信號經過本模塊上NIOS II軟核系統轉換后，即可將數據信號輸出。信號轉換的工作全部由模塊的硬件完成，因而可以實現對整個計算機系統資源的零占用。采用非智能設計與智能設計模塊的結構示意框圖如圖1所示。

2 硬件設計
429或422總線適配電路已有大量成熟的設計，本文不再贅述，僅重點介紹FPGA內部總線控制邏輯設計以及NiosⅡ軟核系統的配置。

2．1 FPGA控制邏輯設計
集成于FAPGA內部的Nios II CPU需要通過外部總線控制邏輯才能與外部總線進行通信，而Avalon總線是Nios II CPU與外部總線控制邏輯、片外FLASH、SRAM之間交換數據信號的樞紐。Avalon總線是一種協議較為簡單的片內總線，在NiosⅡ系統中，外設都是通過Avalon總線與Nios II CPU相接的。Avalon總線接口可以分成兩類：Slave和Master，Slave和Master主要區別是對于Avalon總線控制權的掌握。Master接口具有與之相接的Avalon總線的控制權，而Slave接口是被動的。Avalon總線支持自定制外設，用戶可將自己的邏輯設計掛接到Avalon總線上。基于NIOSⅡ軟核系統的智能429-422信號轉換模塊設計的詳細系統結構框圖如圖2所示。