a一级爱做片免费观看欧美,久久国产一区二区,日本一二三区免费,久草视频手机在线观看

新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > 基于FPGA的實時無損數據壓縮系統設計

基于FPGA的實時無損數據壓縮系統設計

作者: 時間:2011-07-26 來源:網絡 收藏


2 LZW算法的實現
CycloneII是Altera公司推出的新一代低成本系列器件,選用CycloneII系列的EP2C5T14418芯片來實現。這款芯片有4 608個邏輯單元、26塊M4K RAM塊、13個嵌入式乘法器、2個鎖相環,用戶I/O引腳數目為89,完全能夠滿足設計對存儲器容量以及邏輯功能的要求,并且有一定余量,便于功能擴展。設計采用Quartus II為器件軟件開發平臺,用VHDL+原理圖的混合輸入方式進行層次化描述。系統的整體框圖如圖1所示。采集到的數據經過壓縮后存儲到外部存儲器,再讀入計算機,用專用軟件對壓縮數據進行解壓還原,對原始數據進一步分析處理。

本文引用地址:http://www.j9360.com/article/191088.htm

b.JPG


整個設計的核心是壓縮算法的實現。FPGA設計過程中模塊劃分非常重要,好的模塊劃分能夠大大減少邏輯所消耗的面積并優化功能的時序關鍵路徑。具體到LZW算法的FPGA實現,劃分了10個大模塊,各個模塊相互之間的連接如圖2所示。圖中名字相同的箭頭,表示是連接在一起的。為了使框圖看起來比較清晰,圖中省略了一些控制信號的連接。狀態機控制模塊(M5)是整個壓縮模塊的時序控制中心,根據其他模塊反饋給它的信號,判斷壓縮的運行狀態,從而控制其他各個模塊的運行。

c.JPG



評論


相關推薦

技術專區

關閉