摘要:為產生滿足14種計算機并兼容4種高清晰度電視(HDTV)視頻標準的13種測試圖案信號,研究開發了計算機與高清晰度電視顯示器測試信號發生器.采用現場可編程門陣列(FPGA)完成測試圖案數據存儲、各種視頻標準時序產生及系統控制信號產生等核心功能.利用FPGA的現場可編程功能,采用多個EPROM存儲FPGA配置.采用頻率發生器技術為多種視頻標準提供時鐘信號.實踐表明,以上方法可行,且成本降低,尺寸從15cm×21.5cm減小到11cm×14cm.

隨著高清晰度電視(HDTV)顯示器與計算機顯示器生產規模的日益擴大,如何準確有效地測試它們的性能質量就顯得十分重要.筆者研制的HDTV顯示器測試信號發生器,已在國內某企業的高清晰度電視顯示器生產中投入使用.

該儀器使用現場可編程門陣列(FPGA)產生地址和控制信號訪問測試圖案數據存儲陣列.組成數據存儲陣列的14片芯片(8片74LS244芯片、3片74LS374芯片、3片EPROM)在電路板上占據了很大的空間,因此為了釋放電路板空間,節約成本及提高系統可靠性,筆者采用FPGA內部實現數據存儲的方案,研制了第二代HDTV顯示器測試信號發生器.

在實踐中,用戶希望擴展該儀器的功能,使之增加能夠產生各種滿足計算機顯示器視頻標準的測試信號的能力,即除了遵循HDTV標準中的3種必須的顯示格式(SMPTE274M-1080i60Hz,SMPTE293M-480P,SMPTE296M-720P)和1種中國高清晰度數字電視1080i50Hz的顯示標準格式[6]外,還必須遵循VGA、SVGA、XGA、SXGA和UXGA等14種計算機顯示器的顯示格式.這在技術上帶來了兩個問題:一是如果仍采取以前的方案,使用1片FPGA完成全部18種視頻時序的產生、測試圖案數據存儲及控制信號產生,則該FPGA的規模會變得很大,這樣,FPGA要么價格十分昂貴,要么目前還找不到;二是以前為產生4種HDTV時序,只需向FPGA提供兩種時鐘(74.25MHz和27MHz),為此使用了兩個晶振.現在為產生新的14種時序,必須再提供14種不同頻率的時鐘(詳見下文),使用單個晶振分別產生的方案顯然已經不合理了.為此,利用FPGA的現場可編程功能,在仍使用原FPGA的同時,為其配備多個EPROM存儲FPGA配置,在切換圖像格式組時,分別用不同EPROM對FPGA進行配置,在不增加FPGA規模的情況下實現18種視頻格式的產生,并采用頻率合成器技術為FPGA提供各種時鐘信號.實踐證明,以上措施是正確可行.

1 系統的功能框圖及介紹

圖1 系統結構框圖

圖1 是系統結構框圖.FPGA的輸入有選擇信號、像素時鐘和配置信號.選擇信號包括對圖像格式和測試圖案的選擇,它們來自系統的控制面板.各種像素時鐘來自頻率合成器模塊.頻率合成器模塊由FPGA輸出的像素時鐘選擇信號控制,為FPGA選擇適當的像素時鐘頻率.EPROM模塊由4個EPROM(EPC1)組成,每個EPROM中放有一組視頻標準的配置信息,EPROM的選擇信號由控制面板產生.EPROM輸出的配置信號在系統上電或圖像格式組切換時完成對FPGA的配置.

型號為FLEX10K50的FPGA芯片是本系統的核心部分.它根據輸入的控制信號,輸出滿足格式要求的數字YCbCr信號、同步/消隱控制信號、行場同步信號以及像素時鐘的選擇信號.THS8134的作用是把FPGA輸出的數字YCbCr信號轉換為模擬YPbPr信號,再根據控制信號/SYNC、SYNC-T和/BLANK產生同步/消隱信號并把它疊加到模擬YPbPr信號上.THS8134的輸出,一組直接從YPbPr接口輸出,一組通過矩陣變換和同步切除,轉換為可供VGA接口輸出的RGB信號.

2 頻率合成模塊和各種VGA格式

頻率合成模塊的功能是在FPGA的控制下,根據選擇信號產生相應的像素時鐘信號.選用MC12429作為時鐘產生芯片.MC12429是1個通用合成時鐘源,其內部的壓控振蕩器(VCO)可在200～400MHz范圍內操作.該芯片的差分PECL輸出根據不同的設置可以是VCO頻率的1、2、4或8分頻.輸出頻率可通過并行接口或串行接口來配置,筆者選用并行配置.并行接口根據MC12429的輸入腳M[8..0]、N[1...0]的值配置內部計數器,產生所需要的時鐘.其輸出時鐘的計算式為:

FOUT=(Fxtal/16)M/N

式中:M的推薦取值范圍是200～400;N取00代表1,取01代表2,取10代表4,取11代表8;Fxtal在本系統中選用16MHz的晶體.MC10ELT21是一個差分PECL電平到TTL電平的轉換器,其特點是具有3.5ns的典型傳輸延遲,差分PECL輸入,SOIC封裝,24mATTL輸出,+5V供電.