一種高速低功耗LVDS接收器電路的設計
加入技術交流群
差分轉單端比較器原理如圖5所示，該比較器由偽差分輸入對和電流鏡像負載構成，同時增加了反相器驅動。邏輯控制和輸出驅動電路原理如圖6所示，當輸出控制邏輯EN為高電平時，輸出驅動管均關斷，輸出節點為高阻輸出模式；當輸出控制邏輯EN為低電平時，輸出信號隨輸入信號的改變而變化。本文引用地址：http://www.j9360.com/article/176455.htm
3 接收器電路版圖設計及仿真
接收器電路采用65 nm CMOS 1P9M Logic工藝進行版圖設計，如圖7所示，版圖大小190μm×60μm，從右到左依次為去耦合電容、ESD二極管、接收器電路等。接收器電路版圖主要考慮輸入差分對管的匹配、差分信號線的對稱走線以及屏蔽等。
DIY機械鍵盤相關社區:機械鍵盤DIY
評論