0 引言

ADI公司的高性能數字信號處理器Tiger-SHARC系歹0包括ADSP-TS101S、ADSP-TS201S、ADSP-TS202S和ADSP-TS203S等芯片。它們被廣泛應用于視頻和通信市場，包括3G蜂窩和寬帶無線基站以及國防軍事設備，如戰地雷達、航空器和聲納等。目前，TigerSHARC高性能數字信號處理器已成為多個DSP并行處理應用的實用標準，對加快數字信號處理技術的發展和擴大DSP的應用起到了十分突出的促進作用。Visual DSP++4.0是一種使用方便的集成調試開發軟件平臺，它支持ADI公司浮點系列處理器的各種產品(如SHARC系列，BLACKfin系列和TigerSHARC系列)。它可以通過可視化的圖形窗口方式與用戶進行信息交換，也可以在窗口中進行高效的工程管理，并輕松地在編輯、編譯和調試之間相互切換，以實現高效率的程序開發。 本文結合某圖像實時處理系統的實現，重點介紹了基于ADSP-TS201S的多處理器系統的構建方法，討論了其數據傳輸的模式，從而實現了以Visual DSP++4.0為平臺，面向ADSP-TS201S EZ-KitLite，并采用共享外部總線的模式構成的MP系統。

1 多處理器系統的構建

當系統中存在多個處理器，且用戶想一起控制／調試這些處理器時，必須要為協調功能進行額外的編程，以便調試和構建多處理器系統。

1.1 MP系統的連接描述文件(LDF)

建立MP系統的第一步是使用鏈接器的多處理器功能創建一個多處理器工程和一個描述系統的LDF文件。

其中LDF文件用于描述多處理器的存儲器偏移量、共享存儲區和每個處理器的存儲空間。在書寫MP系統的LDF文件時，必須考慮以下LDF命令：

◇MPMEMORY {}，該命令定義了每個處理器在多處理器存儲空間(MMS)中的偏移量。在多處理器鏈接過程中，鏈接器使用該偏移量來鏈接各個處理器；
◇MEMORY {}，該命令可定義系統中每個處理器的存儲空間；
◇PROCESSOR {} 和SECTIONS {}，利用這兩個命令可定義各個處理器，并可使用存儲器定義將每個處理器的輸出文件放置到程序段中。
◇SHARED_MEMORY {}，當在系統中使用了外部共享存儲器時，需要使用該命令。該命令能識別共享存儲器項的輸出，并生成駐留在MP系統的共享存儲空間中的共享存儲區的可執行文件(.SM)。
◇SM文件由工程文件中的源文件(.ASM，.C或CPP)產生，該文件包含有放置于外部共享存儲器中的數據變量的定義。
◇LINK_AGAINST ()，該命令可解析多處理器存儲空間中的符號，并命令鏈接器檢查指定的可執行文件(.DXEs and.SMs)，以解析局部沒有解析的變量和標號，以及在MMS (也就是系統中其他處理器的內部存儲器)中定義的表達式或變量。通常在LDF文件中，必須使用LINK_A-GAINST 0命令。

如果命令行中包含.SM和DXE文件，則必須先放.SM文件，后面接著放其他DXE文件，只有這樣，鏈接器才能正確的解析變量。一個LDF文件中最多可以說明的處理器數量是由處理器結構指定的(比如ADSP TS201最多支持8片)。應該注意的是，在同一個LDF文件中，VisualDSP++4.0不支持有不同結構的DSP混合使用(如ADSP-TS201S和ADSP-21160混合使用)。

1.2 多處理器存儲空間(MMS)

多處理器存儲空間可分成許多不同的地址區(地址區的數量是處理器指定的)，這些地址區與MP系統中各個DSP的內部存儲器空間是一致的。圖1所示是對ADSP-TS201S的多處理器存儲空間的描述。

多處理器系統中某個特定的處理器的內部存儲器既可以作為源地址訪問，也可以作為目的地址來訪問，具體訪問取決于使用的地址區。對廣播區寫數據時，將訪問多處理器系統中所有DSP的內部存儲器。例如，訪問地址空間0x1000000-0x13FFFFF中的某個存儲單元，與訪問多處理器系統中ID號為0的DSP的內部存儲空間是等價的。

TigerSHARC處理器可通過對其多處理器空間的寫操作來訪問，也可以訪問其自身的內部存儲空間，但該操作是通過外部總線完成，在數據通過TigerSHARC總線接口的特殊情況下，一般不應使用該操作。而對多處理器空間自身的讀訪問將設置SYSTAT寄存器中的SELF MPROC READ錯誤標志位，表示該操作是非法訪問。

下面是使用MMS來訪問系統中另一片DSP芯片存儲區的源程序(此時，ID號為0的DSP訪問ID號為1的DSP的內部存儲空間)：

其中，ID1的MMS地址為0x14000000，該地址與ID1相對應的內部存儲器(0X800000)地址相加，就可以IDO對ID1的內部存儲區進行讀訪問。

在DSP多處理器系統中，必須存在ID號為0且接有SDRAM的DSP，該DSP用于執行對SDRAM的初始化(MRS)。這樣，就存在一個僅由ID=000的DSP使能開漏上拉的相關問題。也就是說，在復位后。ID0就是總線控制器，由它來以循環優先級方式將總線控制權從當前主處理器轉移到其它處理器。

1.3外部存儲器

ADSP-TS201S片內的24Mbit嵌入式DRAM (e-DRAM)既可以存放程序，也可以存放數據。然而，在某些應用中，也需要使用外部存儲器。外部存儲器可在MP系統中作為系統中所有DSP的共享資源，也可以由某個處理器專用。

在硬件系統中使用不同類型的存儲器時，系統中所有的DSP都必須建立對它恰當的訪問方式。用戶可通過系統控制寄存器(SYSCON)來對訪問方式進行編程。用戶定義的設置必須支持與存儲器設備相一致的訪問模式，而該訪問模式正是用戶希望在硬件系統中使用的訪問方式。共享外部總線簇連接的所有處理器的SYSCON寄存器都必須有相同的設置。 ADSP-TS201S支持對SDRAM的無縫連接。和SYSCON寄存器一樣，所有處理器的SDRAM配置寄存器(SDRCON)也必須設置成相同的值。DSP的內部存儲器控制器一旦配置，DSP就可以通過外部總線訪問外部存儲器。

筆者設計的本系統有兩個DSP，并將SDRAM作為它們的外部共享資源。下面是其程序代碼，從該代碼可見，其與SDRCON寄存器的初始化相一致。

1.4矢量中斷(VIRPT)

矢量中斷用于主機和DSP之間，或者DSP和DSP之間的通信。該中斷是其它主處理器使用的通用中斷。通過把中斷子程序的地址寫入VIRPT寄存器，主機或主DSP就可以從DSP發出矢量中斷命令。當服務該中斷時，高優先級中斷將使DSP轉到子程序地址，以服務該子程序。

一旦外部定義的標號用作ISR地址(如例中的VIRPT_ISR_ID0)，服務中斷(MMS_ID0)的DSP的MMS偏移量就必須減去某個值，才能正確的對應到ISR的矢量地址。

上例僅僅說明了如何使用內部處理器的VIRPT中斷作為標志，或者表征MP系統中程序已經執行完成。

2多處理器的數據傳輸

多處理器系統往往需要進行海量數據流的處理，以提高系統的工作效率。通常用于實現ID0和ID1之間的直接存儲器(DMA)、從ID0和ID1到外部存儲器(SDRAM)、從ID1到ID0的核傳輸、對系統中所有DSP廣播式寫操作等幾種外部端口(EP)的數據傳輸。

TigerSHARC包含了14個DMA通道，其中4個指定為外部存儲器設備(通道0、1、2、3)。

2.1 從ID0到ID1的DMA傳輸

本實例說明了從ID0內部存儲器到ID1外部存儲器的DMA數據傳輸。在這種情況下，DMA通道0可將tx_ID0中存儲的數據傳輸到rx_ID1中。但這種傳輸方式必須建立兩個傳輸控制塊(TCBs)，其中一個是源地址，另一個是目的地址。

由于在該實例中沒有選擇2維DMA，因此，應注意寄存器xr2和yr2中的值是不相關的。只要源和目的TCB裝入新值，DMA傳輸就會開始。一旦DMA完成，就產生中斷，并運行_dma_int矢量中斷程序。

下面是用DMA通道0將值載入到每個TCB的程序代碼：

從ID0內部存儲器到SDRAM進行數據傳輸時，只需對以前的例子作細微的改動即可。即先使源TCB裝人的值和前面(xR3:0)寄存器的值相同，目的TCB則用寄存器yr3:0的值寫入，而yr0的值則由rx_ID1改變為shared_data。這種情況下，就可通過DCS0和DCD0分別代替DCS1和DCD1，并用DMA通道1實現數據傳輸。代碼如下：

2.3 ID1到SDRAM的DMA傳輸

下面的實例是從內部存儲器到SDRAM的DMA數據傳輸(只是從ID1，而不是ID0)。可應用相同的概念設置源和目的TCB：

2.4 從ID1到ID0的核傳輸

核傳輸是不使用DMA的另外一種數據處理方式。這種情況下，整數算術邏輯單元(IALU)用于從ID1到ID0內部存儲器的數據傳輸。實例說明如下：

3 ID檢測

在多處理器系統構建完成后，接下來還要注意：所生成的可執行文件要載人到該系統中正確的DSP中，以免出錯，以下子程序可用于檢測所生成的可執行文件是否載入到了系統中正確的DSP中，以確保沒有ID失配：

4結束語

除了多處理器系統的構建方法和數據傳輸的模式外，MP系統應用中還有DSP資源的分配、總線連接和多DSP系統與FPGA等內容。隨著ADSP-TS201S芯片的廣泛應用，該處理器的運算速度、存儲能力和通信邏輯處理優勢已明顯的表現出來，而且鏈路口的傳輸速度、可靠性和靈活性也較以前有了較大的改觀。TigerSHARC功能強大的運算單元和支持多處理器并行處理的特性，使得它特別適用于復雜的系統，如國防工業、醫用圖像處理以及復雜無線通信算法的處理。