a一级爱做片免费观看欧美,久久国产一区二区,日本一二三区免费,久草视频手机在线观看

新聞中心

EEPW首頁 > 嵌入式系統 > 設計應用 > 基于FPSLIC設計的DES解密和AES的分組加解密的實現

基于FPSLIC設計的DES解密和AES的分組加解密的實現

作者: 時間:2010-09-16 來源:網絡 收藏

  2.3 器件編程與試驗驗證

  1.將下載電纜ATDH2225的25針的一端從計算機的并行口接出,令一端10針扁平線插入ATSTK94實驗板的J1插頭上。下載電纜的標有紅色的線和J1插頭的第一腳連接。

  2.因為要和計算機串口進行通信,因此要制作一個串口連接電纜,其九針連接電纜的連接關系如下圖2-2。電纜一端連接在計算機的任意串口上,另一端連接在實驗板上的UART0上。連接電纜只需要連接三根線,UART0的2端連接在的發送端,因此它和計算機的串口2端(接收數據端)相連。UART0的3端連接在的接收端,因此它和計算機的串口2端(發送數據端)相連。

  3.選擇4MHz時鐘,即在實驗板上將JP17設置在靠近板子內側位置,而將JP18不連接,也就是將其連接跳線拔掉。

  4.將直流9V電源接頭插入ATSTK94實驗板的電源插座P3上。

  5.將實驗板上的開關SW10調至PROG位置。開關SW10有編程(PROG)和運行(RUN)兩種連接。在編程位置,用戶可以通過下載電纜和下載程序軟件CPS,將SystemDesigner生成的數據流文件給配置存儲器編程。在運行位置,FPSLIC器件將載入數據流文件并運行該

  6.打開電源開關SW14,即將它調整到ON位置。這時候實驗板上電源發光二極管(紅色)發光,表示實驗板上已經上電。這樣,硬件就連接完畢,等待下一步的數據下載。

  7.單擊OK按鈕,即生成數據流文件,它將下載到ATSTK94實驗板的配置存儲器中,這時,Atmel的AT17配置可編程系統(CPS)窗口被打開,如下圖2-3,并自動給器件編程。

  

  圖2-3FPSLIC控制寄存器設置對話框

  在Procesure下拉列表框中選擇/PPartition,ProgramandVerifyfromanAtmelFile。在Family下拉列表框中選擇AT40K/Cypress,在Device下拉列表框中選擇AT17LV010(A)(1M)。其余采用系統的默認值。然后點擊StartProduce按鈕,如果電纜等硬件設置正確,那么程序將下載到實驗板上。

  8.將開關SW10調至RUN位置,打開串口調試程序Accesspot129軟件。對于Accessport129的設置為:串口為COM1(根據用戶選擇的計算機端口來設定),波特率:9600,校驗位:NONE,數據位為8,停止位選擇1,串口開關選擇開;

  3 試驗結果:

  圖3-1中,下面方框中是要輸入的64比特的明文,(程序中輸入的明文為0123456789ABCDEF),當這64個比特的數據全部輸入完畢后,點擊發送按鈕,在軟件上方的數據接收端顯示出經過算法加密后的密文(85E813540F0AB405)。通過硬件的的結果和實際仿真結果是完全一致的。同時通過數碼管也分別顯示出最后的加密數據。至此整個硬件試驗結束。

  

  圖3-1Accesspot串口調試軟件顯示的結果圖

  從上面的串口調試軟件可以看出,算法的仿真是正確的也是可以在實際中應用的。同理,可以通過以上的方法來等其它的


上一頁 1 2 下一頁

評論


相關推薦

技術專區

關閉