摘要 利用FPGA控制AD9854，實現了BPSK信號的調制，包括外部電路構建、各個寄存器設置、對幅度、相位、頻率控制字的計算等。最后給出了產生BPSK信號的實例，并驗證文中給出的設計方法的正確性。
關鍵詞 通信系統；AD9854；現場可編程門陣列；二項移相鍵控

當前通信系統的軟、硬件日趨模塊化、標準化和通用化，其主要功能由軟件確定并完成，工作參數具有可編程特性，軟件無線電技術已成為通信系統的主要設計平臺。
在通信系統中，需要將基帶通信信號通過中頻混頻器調制為中頻信號，之后通過射頻混頻、濾波以及放大等工作將信號調制為射頻信號，并通過天線以電磁波的形式發射出去。在采用軟件無線電技術處理通信信號時，常用數字混頻加DAC來實現基帶信號到中頻信號的調制。中頻信號的頻率約為70 MHz，信號帶寬一般10 MHz，根據采樣定理，DAC時鐘至少設置在150 MHz。在軟件設計時，需要考慮高速數字上變頻的實現，采用中、低檔次的數字器件將數字信號的工作時鐘調到150 MHz以上也存在一定難度；在硬件設計時，在電路PCB上設計150 MHz數據傳輸線，需要考慮數據線的信號差分特性、微波衰減特性以及電磁兼容特性，并當DAC的位數較高時，數據線的走線問題相當復雜。
由于通信系統中采用的數據調制方式多為FSK，BPSK，AM等方式，而ADI公司的DDS芯片AD9854能夠對基帶信號直接進行常用調制，因此與數字混頻加DAC的傳統解決方案相比，采用AD9854處理中頻信號混頻的問題具有優勢。

1 AD9854簡介及其應用
直接數字式頻率合成技術(Direct Digital Synthesis，DDS)采用全數字技術，基于相位的線性性質以及相位與幅度的對應關系實現頻率合成，是一種新的頻率合成方法。AD9854是ADI公司推出的一款高性能DDS芯片，系統時鐘頻率最高為300 MHz，可以工作于FSK，BPSK，AM等常用的調制方式，包含兩個集成12位DAC，一個超高速比較器、4～20倍可編程參考時鐘倍頻器、兩個48位可編程頻率寄存器、兩個14位可編程相位偏置寄存器，并具有12位幅度調制和可編程功能。它采用0．35 μmCMOS工藝，可以產生輸出頻率高達150 MHz的同步正交信號，每秒能夠產生百萬新頻率。輸出的正弦信號經過濾波后，可以再通過內部比較器轉化為方波。其內部的幅度、頻率、相位寄存器，可以對輸出信號的幅度、頻率和相位進行控制。
由于AD9854支持BPSK方式，因此可以用它作為BPSK信號的混頻器使用。當配置成BPSK工作方式時，只需要給AD9854輸入基帶BPSK信號，就可以輸出所需頻點的中頻調制信號。由于控制信號和輸入的基帶信號均為低頻信號，其硬件設計比采用DAC大為簡化，而軟件設計部分也因為繞開了高速的數字上變頻工作而得到相應的簡化。

2 用FPGA控制AD9854產生BPSK信號
對AD9854進行控制，首先搭建硬件電路。將AD9854的S／P Select管腳拉高，則AD9854工作于并行配置方式，它與FPGA的硬件連接示意圖如圖1所示。圖中管腳的解釋如下：A[5：0]是6位并行編程地址總線輸入；D[7：0]是8位并行編程數據總線輸入；WRB是將并行數據寫入寄存器的控制信號輸入；I／OUD是雙向頻率更新信號，如果設置為輸入，那么AD9854將在I／O UD上升沿時刻刷新，并按寄存器中的設置工作；BPSK為相位選擇信號輸入，也就是BPSK基帶信號輸入，輸入‘0’時芯片輸出選擇1號相位，輸入‘1’時芯片輸出選擇2號相位；REFCLK是外部參考時鐘輸入，從軟件無線電的角度考慮，選擇用FPGA控制輸出該時鐘信號，以達到中頻頻率軟件可調的要求。