在微控制器尺寸和成本的限制下，M4K內核內部不支持指令高速緩存(I-cache)或數據高速緩存(D-cache)的標準功能。本文重點討論的一個內容--SRAM接口，這是MIPS32 M4K內核的一個標準功能。

　　M4K內核SRAM接口基本描述
　　M4K內核SRAM接口是M4K內核的通用高速存儲器接口。它可為指令存儲器和數據存儲器路徑提供低延遲接口，支持單周期和多周期存儲器存取。 必須指出，SRAM接口不能直接與外部存儲器件連接，若要實現外部存儲連接，需使用一個外部存儲控制器。必須使用固定映射表(FMT)和SRAM接口，以提供完整的存儲器控制邏輯。一種是置于CPU與主存間的高速緩存，它有兩種規格：一種是固定在主板上的高速緩存(Cache Memory );另一種是插在卡槽上的COAST(Cache On A Stick)擴充用的高速緩存，另外在CMOS芯片1468l8的電路里，它的內部也有較小容量的128字節SRAM，存儲我們所設置的配置數據。還有為了加速CPU內部數據的傳送，自80486CPU起，在CPU的內部也設計有高速緩存，故在Pentium CPU就有所謂的L1 Cache(一級高速緩存)和L2Cache(二級高速緩存)的名詞，一般L1 Cache是內建在CPU的內部，L2 Cache是設計在CPU的外部，但是Pentium Pro把L1和L2 Cache同時設計在CPU的內部，故Pentium Pro的體積較大。Pentium II又把L2 Cache移至CPU內核之外的黑盒子里。SRAM顯然速度快，不需要刷新的操作，但是也有另外的缺點，就是價格高，體積大，所以在主板上還不能作為用量較大的主存。

　　雙模操作

　　SRAM接口的初始配置稱為雙模。在這種模式下，指令和數據通道彼此隔離。數據有獨立的讀寫總線(D-SRAM)，還有D-SRAM接口控制信號和一個獨立的指令側(I-SRAM)接口，以及其互補I-SRAM控制信號。

　　雙模有助于I-SRAM和D-SRAM接口的同步處理，消除任何可能出現在公用總線接口上的延遲，防止其減緩程序的執行。在這個模式下，內核可達到1.5 DMIPS/MHz的標稱性能。雙模結構如圖1所示。

　　標準模式

　　標準模式是標準接口的一個配置選項，在這種模式下，為了節省必須從內核發送的信號總數，I-SRAM和D-SRAM信號合并在一起。除了數據寫總線外，D-SRAM接口是完全禁用的，所有數據讀周期都自動改變方向，以使用I-SRAM讀總線。

　　在該模式中，內核的平均性能大概是1.2 DMIPS/MHz。然而，由SRAM接口內核暴露的活躍信號總數是122個，比雙模節省87個信號。減少接口使用的活躍信號數量，對于成本非常有限、總裸片面積比絕對性能更重要的設計來說，是一種更經濟有效的方式。

　　SRAM接口標準模式如圖2所示。