針對基于ＥＰＰ協議的并行端口設備開發的特點與趨勢，開發了由Ａ／Ｄ轉換器ＡＤ１６７１和ＦＩＦＯ存儲器ＩＤ７２０２構成的１．２５ＭＨｚ、１２Ｂｉｔ的高速數據采集系統，并通過ＩＤＴ７２０２與ＥＰＰ的接口電路實現了采集數據的高速回傳。介紹了ＥＰＰ協議和該采集系統工作原理。

關鍵詞： 增強并行口（ＥＰＰ） 先進先出存儲器（ＦＩＦＯ） Ａ／Ｄ轉換器ＡＤ１６７１

利用傳統的標準并行口（ＳＰＰ）或ＲＳ２３２進行數據傳輸，其速度和靈活性受到很大限制。而增強型并行端口ＥＰＰ(Ｅｎｈａｎｃｅｄ Ｐａｒａｌｌｅｌ Ｐｏｒｔ)不但與ＳＰＰ兼容，而且其最高傳輸速率可達ＩＳＡ總線的能力（２ＭＨｚ）。由于便攜式計算機日益普及，基于ＥＰＰ協議開發的便攜式微機采集系統將會是一個發展趨勢。

通常，低速的數據采集系統可不需要板上的數據緩存區。但當采集速率較高時，數據的回傳將占用ＣＰＵ大量的時間，因而不可能進行其他的控制操作與數值處理，這時就需要足夠的緩存區來存放數據。我們在設計高速數據采集系統時采用了ＦＩＦＯ(Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ) ＩＤＴ７２０２其管腳功能如圖１所示。它不但提供了存儲空間作為數據的緩沖，而且還在ＥＰＰ并行總線和Ａ／Ｄ轉換器之間充當一彈性的存儲器，因而無需考慮相互間的同步與協調。ＦＩＦＯ的優點在于讀寫時序要求簡單，內部帶有讀寫的環形指針，在對芯片操作時不需額外的地址信息。隨著ＦＩＦＯ芯片存儲量的不斷增加和價格的不斷下降，它將成為傳統數據存儲器件ＲＡＭ、ＳＲＡＭ等的有力替代者。方案中的Ａ／Ｄ轉換器采用了Ａｎａｌｏｇ Ｄｅｖｉｃｅ 公司的ＡＤ１６７１，最大采集速率可達１．２５ＭＨｚ、１２Ｂｉｔ無漏碼轉換輸出。

１ ＥＰＰ協議簡介

ＥＰＰ協議與標準并行口協議兼容且能完成數據的雙向傳輸，它提供了四種數據傳送周期：數據寫周期；數據讀周期；地址寫周期；地址讀周期。

在設計中我們把數據周期用于便攜機與采集板之間的數據傳輸，地址周期用于地址的傳送與選通。表１列出了ＤＢ２５插座在ＥＰＰ協議中的各腳定義。

表1 EPP信號定義

圖２是一個數據寫周期的例子。

（１) 程序執行一個Ｉ／Ｏ寫周期，寫數據到Ｐｏｒｔ４（ＥＰＰ數據寄存器）。

（２)ｎＷｒｉｔｅ變低，數據送到串行口上。

（３)由于ｎＷａｉｔ為低，表示可以開始一個數據寫周期，ｎＤａｔａＳＴＢ變低。

（４)等待外設的握手信號（等待ｎＷａｉｔ變高）。

（５)ｎＤａｔａＳＴＢ變高，ＥＰＰ周期結束。

（６)ＩＳＡ的Ｉ／Ｏ周期結束。

（７)ｎＷａｉｔ變低，表示可以開始下一個數據寫周期。

可以看到，整個數據傳送過程發生在一個ＩＳＡ Ｉ／Ｏ周期內，所以用ＥＰＰ協議傳送數據，系統可以獲得接近ＩＳＡ總線的傳輸率（５００ｋ～２Ｍ ｂｙｔｅ／ｓ）。