摘要：充分利用DDR2 SDRAM速度快、FLASH掉電不消失、MATLAB/Simulink易產生矢量信號的特點，以FPGA為邏輯時序控制器，設計并實現了一種靈活、簡單、低成本的矢量信號發生器。本文以產生3載波WCDMA為例，詳細介紹了矢量信號發生器的設計方案與實現過程，使用Verilog HDL描述并實現了DDR2 SDRAM的時序控制和FPGA的邏輯控制。

　　引言

　　隨著數字無線通信的發展，調制方式日益豐富，擴頻技術也應用得越來越廣泛，信號帶寬也越來越寬。通信領域或電子測量測控領域中，經常需要根據自己的需要產生已知的信號，以方便測試。矢量信號發生器可以產生任意復雜的信號。傳統的任意波形發生器，只能產生簡單的正統波、三角波、鋸齒波等或帶簡單調制的信號波形，而不能產生WCDMA、QAM、OFDM等復雜寬帶信號。本文設計的矢量信號發生器，能夠根據自己需要，選擇合適的帶寬與采樣率，產生復雜寬帶信號。

　　系統結構與工作原理

　　本系統可以分為兩個部分，第一部分產生矢量信號并存儲到FLASH中，第二部分讀取FLASH中的數據，通過DDR2 SDRAM加速后DA輸出。第一部分框圖如圖1所示，首先在MATLAB/Simulink中產生采樣率為122.88MHz的任意矢量信號，量化為16bit，并寫成hex文件;再通過Quartus II將hex文件寫入FLASH中。第二部分框圖如圖2所示，FPGA以7.68MHz的時鐘讀取FLASH中的波形數據，并以61.44MHz的時鐘寫入DDR2 SDRAM中，待要輸出的波形數據全部從FLASH轉移到DDR2 SDRAM中后，再周期性的以61.44MHz的時鐘讀DDR2 SDRAM并送DA輸出信號。