為您的轉換器選擇正確的時鐘
加入技術交流群
時鐘上的抖動和寬帶噪聲
孔徑抖動指孔徑延遲中的樣本間變化，在ADC輸入中表現為頻率相關噪聲。對于高頻模擬輸入信號，抖動是采樣過程中寬帶噪聲的主要來源。如圖5所示，采樣時鐘上的噪聲在所得采樣信號上造成更多采樣噪聲。
圖5顯示了采樣時刻中的誤差是如何導致采樣后電壓值誤差的。在數學上，采樣后電壓值誤差幅度是由信號函數對時間的導數定義的?？紤]一個正弦波輸入信號，其中A是峰值幅度(通常假定為1)，f是模擬頻率，t是時鐘抖動。
(公式8)導數是
(公式9)當余弦函數等于1時會產生最大誤差，也就是在t = 0的時候。
從該圖中我們可以看到dv是與抖動dt相關聯的采樣后電壓值誤差。為了讓概念更清晰，如果我們將dv替換為Verr，將dt替換為ta(孔徑誤差)，重新整理系數，則得到：
如果給定ta是均方根值，求導出的Verr也是均方根值。盡管這是在最大輸入量時的誤差，并且只代表上限而不是一個標稱值，但這個簡單的模型證明了驚人的準確性，而且對根據采樣時鐘抖動估算信噪比的降低很有用。
如公式所示，采樣后電壓值誤差隨輸入頻率和孔徑抖動呈線性增加，所以在高頻率時，時鐘純度變得極為重要。如上所述，采樣是一個混頻操作：輸入信號乘以一個本振，或者一個采樣時鐘(在本例中)。因為在時間上的乘法是在頻域的卷積，所以采樣時鐘的頻譜與輸入信號的頻譜卷積。考慮到孔徑抖動是時鐘上的寬帶噪聲，它在采樣后的頻譜上顯示為寬帶噪聲，在采樣頻率周圍周期性地重復。值得注意的是，如果時鐘上的噪聲有色(非白色)，則所得采樣后頻譜將具有由時鐘頻譜和模擬頻譜卷積所定義的相似特性。
由于ADC編碼輸入有很高的帶寬，時鐘輸入噪聲的影響可以擴展至采樣速率的很多倍并混疊到轉換器的基帶上。因此，這個寬帶噪聲會降低ADC的本底噪聲性能。
(公式12)其中：
A=均方根模擬輸入
Verr=均方根電壓誤差
f =模擬輸入頻率
ta =孔徑不確定度(抖動)
這個簡單的公式為數據轉換器在時鐘方面的噪聲性能提供了相當深刻的見解。圖6涵蓋了在不同分辨率(水平線)下，用該公式表示的具有理想、量化噪聲限制性能的不同抖動值(斜線)的曲線圖，它是基于模擬輸入頻率和信噪比要求來快速確定總系統抖動限制的一個有用的指導。應注意，該抖動表示時鐘鏈內的總抖動，下文將顯示其示例。
許多設計人員可能無法獲得時鐘抖動值，只能獲得時鐘相位噪聲特性。這種情況下，假定噪聲僅由高斯噪聲組成，不包括雜散成分，如PFD(鑒頻鑒相器)雜散。下一段落將討論時鐘雜散成分。由于相位噪聲與時鐘抖動之間存在直接關系，因此可將其相互關聯起來。
評論