引言

　　JTAG(聯合測試行動小組)是一種國際標準測試協議(IEEE 1149.1兼容)，目前主要用于芯片內部測試。現在多數的高級器件都支持JTAG協議，如DSP、FPGA器件等。標準的JTAG接口是4線：TMS(模式選擇)、TCK(時鐘)、TDI(數據輸入)、TDO(數據輸出線)。本文利用JTAG標準協議設計一種針對同類FPGA進行動態重構配置的重構控制器。

　　重構控制器硬件系統組成

　　本文介紹一種基于“ARM處理器+FPGA”架構的重構控制器，重構控制器中的FPGA能夠根據ARM處理器傳送來的命令，對目標可編程器件JTAG接口進行控制，并模擬JTAG接口中TAP狀態機產生激勵信號(TMS、TDI、TCK序列)，向目標可編程器件的JTAG接口提供所需的激勵，使目標可編程器件內的TAP狀態機進行狀態轉換，將指令和數據掃描到FPGA內部邊界掃描電路指令寄存器和數據寄存器中。完成一次目標可編程器件配置，實現用戶此時所要求功能，在下一時段，可根據用戶新的要求，調用重構控制器內部存儲器中不同方案在系統重新配置目標可編程器件,實現硬件的時分復用，靈活快速的改變系統功能，節省邏輯資源，滿足大規模應用需求。

　　其主要功能是控制按照用戶不同需求調用不同的方案配置目標可編程器件。它主要包括ARM處理器、FPGA、Flash存儲器，各功能部件主要功能如下：

　　(1) ARM處理器，其主要功能是控制模擬JTAG接口的FPGA讀取Flash存儲器中的重構方案，實現在系統配置;

　　(2) FPGA協處理器選用Xilinx公司SPARTEN3AN系列，是基于非易失性存儲的FPGA，自身帶有PROM，它作為外部總線和ARM控制器之間的雙端口，主要功能是模擬JTAG接口實現TAP控制器時序，完成配置方案數據的并串轉換并輸出至外部總線;

　　(3)FLASH存儲器容量為32M×16bit，用于處理器的上電引導、存放多種重構配置方案。由于要求的存儲容量較大，采用SPANSION公司[1]S29GL512P(32M×16bit)的存儲空間，訪問速度110ns，可以達到25ns快速頁存取和相應的90ns隨機存取時間;

　　(4) 測試線TCK 、TMS 、TDI 和TDO，是重構控制器向目標可編程器件提供所需的JTAG TAP 激勵，分別控制目標多個FPGA的重構配置和反饋重構信息。

　　系統實現

　　重構控制器

　　本文設計的重構控制器采用ARM微處理器作為主控制器，以FPGA芯片作為協處理器配合主控制器工作。用戶事先根據需求設計出不同的配置方案，并存儲在重構控制器內部的存儲器中，上電后，重構控制器就可以按需求將不同設計方案分時定位到目標可編程器件內，同時保持其他部分電路功能正常，實現在系統靈活配置，提高系統工作效率。