獲得專利的“Spidergon”拓撲讓系統芯片領導者在下一個系統芯片浪潮中擁有決定性的優勢

意法半導體近日公布了一項創新的片上互連技術細節，這項技術是意法半導體為滿足現在以及未來的系統芯片設計日益增長的需求而專門開發的。  這項叫做STNoC™ (ST 片上網絡)的新技術以ST現有的片上通信技術為基礎，并汲取了ST在片上網絡技術（NoC）取得的最新的創新成果。  片上網絡體系結構的問世對于降低下一代應用融合產品的系統芯片成本具有非常重要的意義，特別是片上網絡技術將會在提高設計效率上發揮巨大的作用。  ST已經為其創新的互連拓撲提交了專利申請，這項叫做Spidergon的創新技術比其它的片上網絡拓撲具有更高的性價比。

系統芯片上的知識產權模塊之間的互連是系統芯片技術中最重要的問題，STNoC 正是為解決這一問題而開發設計的。通常情況下，這些模塊包括一個或多個高性能處理器核心，以及復雜的專用知識產權模塊，例如，音視頻編解碼器、各種連通知識產權模塊 (USB、以太網接口、 ATA、DVB-H, HDMI 等)和存儲器。雖然直到今天，這些模塊之間互連還仍然沿用傳統的開關電路總線，但業內人士廣泛認為，未來的系統芯片含有幾十個甚至數百個知識產權模塊，片上集成的晶體管數量會超過10億支，因此開發如此復雜的系統芯片需要一種全新的互連方法體系。

傳統片上總線體系結構正在成為知識產權模塊通信的瓶頸，這個問題有兩方面的原因：首先，片上總線體系結構必須不斷地進化才能與系統芯片的復雜性保持同步，這意味著每個知識產權模塊的總線接口都必須經常修改，結果，這種方法會延長新的系統芯片器件的上市時間。第二個原因是，互連線的特性不像晶體管，也不會按照摩爾定律縮減尺寸，因為需要連接更多的片上功能，每一代新技術的互連線都會變得更加復雜，結果，芯片面積、片上通信速度和總體功耗等性價比因素越來越受控于總線。ST在片光纖通信技術上取得的研發成果居世界領先水平，從長遠看，這些成果將會徹底解決這一問題。從中期看，新的片內互連技術必需繼續改進性能、價格和功耗，以滿足消費者的要求。

業內專家普遍認為片上網絡技術是解決這一問題的最佳解決方案。從本質上說，片上網絡（NoC）技術取代傳統開關電路采用的是分組模式，這種通信方法整合了一個類似于簡化版網絡模型的分層協議棧。在這種情況下，只要從一個單元庫中選擇經過驗證的IP模塊，如處理器核心、高速緩存、輸入輸出接口，以及其它的特殊IP模塊，如音視頻編解碼器，然后將其增添到系統芯片設計內，這樣，這些模塊就能通過功耗和芯片面積很小的高速分組通信協議相互連通。

ST專有的 “Spidergon”拓撲為未來的系統芯片器件提供了最佳的性價比 ，在Spidergon拓撲中，所有的IP模塊都排列成環狀，每個模塊都順時針和逆時針連接相鄰的模塊，像一個簡易的多角形環狀 拓撲結構。此外，每個IP模塊還直接連接網絡中的對角模塊，這種連接方式允許路由算法最大限度地減少數據包在到達目的地前必須穿越的節點數量。這種拓撲的一個特別重要的優點是，功能示意圖（左側圖示是一個16個節點的網絡圖）相當于一個互連線只在一個點交叉的簡易平面示意圖（如右圖所示），這個優點十分有利于將理論方法轉化成性價比最大化的實際解決方案。




因此，與其它的拓撲相比，Spidergon的增值點是能夠為片上網絡應用提供合適的性價比。例如，像2D-網絡這樣的拓撲雖然在理論上能夠提供高速通信能力，但是因為路由器端口和連線數量過多而導致該拓撲在芯片上的實現成本昂貴；而且，因為實際的嵌入式應用中通信流量的性質，理論上提供的連通性不可能在芯片領域得到全面運用。另一方面，簡易的拓撲如環形網絡雖然制造成本低廉，但是片內通信速度相對較慢，特別當系統芯片內的模塊數量不斷增加時（實際上，所有的應用都在增加模塊數量），通信速度慢的缺點更加明顯。

“半導體行業人士承認，在某一段時間內，系統芯片的前景在于片上網絡，” 意法半導體先進系統技術部（Advanced System Technology）主管系統技術的副總裁兼副總經理Alessandro Cremonesi表示，“系統芯片制造商要解決的問題是：在以最大限度縮減芯片面積和設計周期為主要需求的工業內，推動這個新興的系統芯片設計模型的使用。利用ST的Spidergon拓撲，我們可以將知識產權模塊固定在單元庫內，根據客戶的需求將模塊整合在一起，以即插即用的方式添加到設計中，快速開發業內性價比最高的系統芯片器件。”

STNoC是一個根據分層方法學設計的高度靈活、可升級的片上微型分組通信網絡。 Spidergon體系結構的最重要特點是，概念上的拓撲簡易性可以轉化成最具成本效益的硅實現技術，其中兩種關鍵組件是路由器和網絡接口。 而且，因為配置功能易于控制，這個特殊的Spidergon拓撲減少了同類模塊的數量，大幅度縮短了驗證時間，使維護、支持和集成變得更加容易（更少的人工時數），這是一個重要的戰略要求。 

STNoC技術給系統設計人員帶來了巨大的好處，包括最小芯片面積和最低的互連復雜性產生的內在的成本效益，設計人員能夠專注于應用開發，利用強大的服務質量(QoS) 支持，無需針對每個應用評估不同的網絡拓撲。STNoC的網絡接口的另一個重要優點是允許任何IP協議如AXI、OCP或 STBus 轉換成通信分組數據。 由于允許根據應用流量刪除沒用的組件和鏈路來縮減體系結構， STNoC 實際上能夠支持從樹狀到環形直至 Spidergon的各種拓撲。

雖然目前市場上有各類片上網絡方法，但是，因為性價比具有實際的伸縮性，STNoC 是唯一的一個提出開發路線圖計劃滿足從現在到未來的需求的技術。現今的系統能夠受益于互連線數量減少、端到端對網絡任務的完全分離、多IP協議支持以及高效服務質量（QoS），同時未來的先進的多處理器體系結構可以定義在STNoC 復雜的靈活的特性之上，這些特性能夠以最有成本效益的方式實現優異的性能和可靠的片內互連。

“現有的系統芯片設計模型還能維持幾年，但很快就會退出主流，” Cremonesi說，“顯然片上網絡將會掀起系統芯片設計的下一個浪潮，但是，很多方法都不能承認系統芯片設計制造存在的商業現實性。ST的 Spidergon拓撲將會提供最佳的性價比，并鞏固ST在系統芯片市場上的領導地位。”