193i光刻技術再次走向舞臺中心
加入技術交流群
來源：本文由半導體產業縱橫（ID：ICVIEWS）編譯自semiengineering
更多的芯片將使用成熟的、不那么昂貴的設備來開發。
創建更小特征的尖端光刻技術越來越多地被成熟工藝節點的光刻技術的改進所補充，隨著SoC和復雜的芯片被分解和集成到先進的封裝中，這兩者都是必需的。
直到7納米時代，領先的芯片制造商的主要目標是使用相同的工藝技術將所有的東西封裝到一個系統芯片（SoC）上。從那時起，這些芯片越來越多地被分離成獨立的芯片、小芯片或模塊，使芯片制造商能夠增加許多新的功能，而這些功能以前由于EUV網罩的面積有限（858mm2）而被擱置。這種分解也允許芯片制造商在任何最合理的工藝技術中保留模擬功能，如射頻和電源，而不需要用模擬組件創建大部分數字功能的費用和麻煩（通常稱為大D/小A）。
英特爾代工服務公司、三星代工公司和臺積電繼續支持ASML開發更先進的光刻設備--據說每臺新的高NA EUV掃描儀的價格為3.4億美元，如果超NA EUV真的出現在未來的某個節點上，價格可能更高。但更緊迫的問題是如何擴展193納米的浸入式技術，據GlobalFoundries稱，該技術估計占所有半導體的80%。從電氣化車輛和充電站到醫療設備，甚至是服務器中不太關鍵的功能，都將需要這些芯片。
“你將優化你所擁有的任何光刻技術，"HJL光刻公司的首席光刻師Harry Levinson說。"現在有兩件事情在發揮作用，而且它們是相關的。一個是反光刻技術，它允許你最大化你的工藝窗口，所以你可以從任何給定的光學系統中的任何給定的波長中擠出更多一點。這在過去一直被計算的速度所阻礙。它太慢了，無法應用于整個芯片，甚至對電路的小部分來說也幾乎不切實際。但是它的速度正在加快，人們已經將它應用于越來越大的布局部分。我們準備能夠將其應用于整個芯片。至少有一家公司，美光，提交了一篇論文，說這就是他們正在做的事情。"
與此相關的是打印弧形特征而不是直線特征的能力。Levinson說："你用曲線特征得到的工藝窗口要比直線近似的好。有一些障礙，人們正在努力解決這些問題。但是使用曲線特征是最近的日本Photomask[2023]會議的最大話題之一，當然也是2月份的[SPIE]高級光刻和圖案會議的一個話題。"
雖然使用高NA EUV將一些數字邏輯縮小到1納米以下范圍的需求將繼續存在，但193納米深紫外（DUV）范圍的增長同時也在爆發，這正是許多芯片和模擬功能正在開發的地方。
衡量193納米活躍程度的一個好標準是200毫米晶圓的產能。SEMI市場情報團隊的高級主管Clark Tseng估計，全球產能將從2023年的每月690萬片增長到2026年的750萬片，增幅為8.7%。他指出，至少在目前，200毫米的傳統工藝在芯片架構中的作用將是有限的。
今天，芯片的使用僅限于最大的芯片制造商，而且幾乎所有這些芯片都是內部開發的。但是，隨著芯片組的商業化，這種情況將逐漸改變，對DUV容量的需求可能會因此而增長。
Amkor Technology公司高級封裝開發和技術集成副總裁Mike Kelly說：“人們強烈希望能夠混合和匹配功能，而不必為每個市場分類重新設計每個定制die。這正在變得可行和具有成本效益，你看到系統架構師真正開始利用它了。隨著我們顯示越來越多的東西已經準備就緒，這些架構師將這么做。"
有許多方法來設計片上系統，或由高級封裝中的芯片或小芯片組成的系統。除非外形因素決定了需要把所有東西都塞進盡可能小的區域，否則在許多情況下，在成熟節點上開發的具有DUV的芯片或芯片組的集合，并使用高速接口進行封裝，可能就足夠了，而且成本要低得多。
"我們的22FDX就是出于這樣的考量，"GlobalFoundries的首席技術官Gregg Bartlett在去年的一次采訪中說。"它就像一把瑞士軍刀。你可以做超低的泄漏。你可以做超低功率。你可以做毫米波。你可以把高電壓放在上面，因為你可以用SOI器件在上面批量制造器件，當然你可以用客戶想要的任何東西加快上市時間。"
從不同的材料和架構，到使用現有技術的不同方式，選擇的數量正在增加。鑒于業界對雙重圖案的熟悉，其中大部分是由于在將EUV推向市場方面一再拖延而造成的，193納米光刻技術已被廣泛證明可低至14納米。
"雖然EUV晶圓廠的頂尖人才都在從事EUV工作，但大多數晶圓廠一般都沒有（也不打算擁有）EUV，"D2S的首席執行官Aki Fujimura說。"因此，業內有很多頂尖人才有時間從事非EUV前沿工作，并繼續縮小規模，特別是通過使用具有網紋增強技術（RET）組合的光罩，包括曲線特征。"
三家頂級代工廠繼續使用DUV和EUV，但其他所有人都有很大機會利用193納米工藝的現有投資。然而，在193納米的前沿，晶圓廠在實現亞納米對準精度、最大化設備利用率和提高整體產量方面面臨許多挑戰。
西門子EDA產品開發高級總監John Sturtevant說："在半導體領域，有很多錢可以賺，而我們往往在某種程度上忽略了這一點。"極少數公司正在關注EUV，并最終關注High NA EUV，但有許多公司已經在193納米進行了投資，并可能在幾年后對浸入式進行投資。這些公司擁有大量的產能，問題是如何使他們能夠以最高的產量盡可能地推動這些分辨率。
CD = k1 · λ/NA在雷利方程中，CD是可能的最小特征尺寸，λ是光的波長，NA是所用掃描儀上鏡頭的數值孔徑。NA定義了有多少光可以通過，而k1是一個由多種可能過程組成的系數。
浸入式光刻技術
浸入式光刻技術是一種在投影鏡頭和晶圓之間使用液體介質（通常是水）來增加數值孔徑（NA），提高光刻工藝的分辨率。液體介質還能增加聚焦深度，并有助于減少晶圓表面地形變化的影響，從而使工藝流程有更大的自由度并提高產量。浸入式光刻技術在半導體行業的首次實際應用發生在2006年左右，作為一種解決方案，它將光學光刻技術的極限推到了干式光刻技術所能實現的范圍之外，因為EUV的推廣出現了多次延誤。
液體浸泡在液體處理和污染控制方面帶來了新的挑戰。專門的浸泡系統被開發出來以處理、分配和有效回收浸泡液。保持浸泡液的清潔度對于避免平版印刷過程中的缺陷和產量問題至關重要。
由于浸泡液的存在，浸泡式光刻技術還對掩模設計產生了額外的限制。浸泡液和掩膜之間的相互作用會導致透鏡效應并改變圖像質量。設計能夠承受液體相互作用并確保準確的掩模一直是一個重大挑戰。
多重圖案制作多重圖案技術是一種將復雜的圖案分解成多個較簡單的圖案的技術，然后將這些圖案在晶圓上單獨曝光并組合成所需圖案。該技術最初是在20世紀90年代初作為補充性相移掩模技術進行探索的，但其在生產中的實用性被認為是值得懷疑的。然而，由于EUV技術的延遲不斷將該工藝推向更遠的地方，該行業最終被迫在2000年代中期接受多圖案技術，以使摩爾定律得以繼續，并促進向先進工藝節點的過渡。
Sturtevant說："由于無法繞過波長限制或數值孔徑，我們看到越來越多的公司投資于雙重圖案技術，以達到更低的節點，從45納米到28納米到22納米。雙圖案，以及延伸的多圖案，是減少瑞利準則k1系數的終極騙局，因為只要你做雙圖案，你就會把它切成一半。"
在過去的十年里，人們已經做了大量的工作來開發高效的算法，將輸入設計分解成兩個、三個甚至四個掩模。存儲器制造商特別青睞于自對準雙圖案或自對準四圖案，利用工藝的獨創性，包括沉積和蝕刻技術。
"目前的浸入式193掃描儀的最小分辨率，1.35NA，是80納米，通過雙重圖案化，這將下降到40納米間距（20納米線x20納米空間），"imec的高級圖案化總監Phillipe Leray說。"通過應用間距除以4，可以降低到20至21納米間距的基本規則。關鍵尺寸均勻性的控制受到核心結構的間距'行走'現象的限制，而塊狀和通孔層的邊緣放置誤差是關鍵的限制，但業界已經建立了強大的經驗。今天達到的控制水平是成熟的，非常有競爭力"。
自對準雙重圖案（SADP）、自對準四重圖案（SAQP）和自對準光刻蝕（SALELE）等技術都是多圖案解決方案。這些工藝依賴于間隔物沉積技術，主要是原子層沉積（ALD），它能夠控制所產生的關鍵尺寸（CD）。
對掩膜的重新思考
曲線掩膜為改善亞分辨率輔助特征（SRAFs）和擴大工藝窗口提供了一個令人感興趣的機會。盡管SRAF技術從I線光刻時代就開始使用，但聚焦深度的進步突出了從直線型（曼哈頓）SRAF到曲線型SRAF的好處。
Fujimura說："只要能準確地寫入掩模，并在合理的時間/成本內寫入掩模，彎曲的掩模就能提供卓越的晶圓結果。在給定的抗蝕劑和寫入方法下，多光束可以在恒定的時間內寫入任何形狀。可變形狀光束（VSB）的寫入時間是射出次數的函數，但掩膜-晶片共同優化（MWCO）結合了重疊的VSB射出，并通過評估基于掩膜-晶片雙重模擬的射出位置，以較少的射出次數產生卓越的晶片質量。我們最近的結果顯示，與傳統的（非曲線）光學接近校正（OPC）相比，射孔數更多，晶圓工藝窗口更優。"
向曲線型SRAF的過渡可以產生約20%的工藝窗口增強。雖然它不是193納米及以上技術的必需品，但它已被證明對較小的節點有價值。多光束掩膜寫入器的出現促進了曲線掩膜的采用，打破了長期以來掩膜成本與拍攝次數掛鉤的模式。雖然曲線掩膜會增加成本，但與EUV光刻技術的投資相比，它們相對較小。
"在EUV開始進入大批量制造（HVM）的同時，業界開始采用多光束掩模寫入器，"Fujimura說。"實際上現在所有的EUV掩模都是用多光束掩模寫入器寫入的，但上一代的可變形光束掩模寫入器仍然在今天的掩模市場中占主導地位。"
圖1：由eBeam Initiative進行的2022年度Luminaries調查確定了制造曲線型掩模的挑戰。面具車間的軟件基礎設施是最令人擔憂的。來源：eBeam InitiativeEDA工具在自動處理直線形狀方面非常出色，但在處理曲線方面就差得多了。"如果他們真的開始在設計中加入曲線特征，那就太好了，"HJL的Levinson說。"這是下一步。那里有一大堆東西，比如你如何做定位和路線？一旦你這樣做了，就得處理寄生提取的問題。"
用于過程控制的OLE從擴展193納米技術的技術中獲得更高的產量的一個關鍵因素是過程控制的OLE（OPC）。半導體工廠使用來自不同制造商的許多設備，每個設備都有自己的通信協議。OPC作為一個框架，使參與制造過程的各種軟件應用、設備和控制系統之間實現無縫通信和集成。OPC為集成和優化設備性能提供了一個標準化的接口。通過在設備上實施OPC服務器和控制系統中的OPC客戶端，制造商可以收集實時設備數據，執行設備健康監測，并實施預測性維護策略。這種集成和優化有助于通過最大限度地減少設備停機時間，減少變異性，并確保有效的過程控制來提高產量。
OPC實現了實時過程監測和控制，使制造商能夠密切監測整個制造過程的關鍵參數和變量。在193納米技術的先進節點，精確控制是至關重要的，OPC有利于收集和分析來自多個來源的數據，如傳感器、執行器和計量設備。這種實時監控有助于識別工藝偏差，并實現快速糾正措施，最終提高產量，減少制造缺陷。
隨著行業在推動193納米光刻技術領先方面的進展，OPC已經成為一種標準做法。處于技術前沿的公司已經采用OPC來克服與較小節點和193納米光刻技術有關的挑戰。
OPC和曲線掩膜的結合是一種強大的方法，通過將邊緣放置誤差降至亞納米公差來提高產量和精度。OPC模擬的準確性得到了在線驗證需求的補充，這也推動了先進計量技術的采用。
機器學習
半導體制造商正在擁抱機器學習（ML）和深度學習（DL）的力量，兩者都是人工智能（AI）的子集，以解決復雜的挑戰，并在其193納米工藝中釋放新的機會。ML算法分析光刻過程中產生的大量數據，能夠更快和更準確地識別關鍵特征和潛在問題。
"人工智能的列車是停不下來的，"Sturtevant說。"但晶圓廠仍然不愿意將這些價值數百萬美元的掩模組交付給人工智能，因為，如果在某些設計的某個層面上，或者在電路的某個地方，它做了一些奇怪的事情怎么辦？因此，在這方面還沒有定論，但機器學習技術在尋找圖案熱點方面有很大的機會。如果你能通過分析提高功效，對工廠來說，這是一個節省數百萬美元的提議，否則，工廠必須使用大量的東西，如明場檢測計量學，在加工過程中發現這些東西。"
對大量數據集進行訓練的模式識別算法可以快速識別模式并優化曝光參數，從而獲得更高的分辨率和更好的關鍵尺寸（CD）控制。使用ML算法的熱點檢測有助于識別容易出現光刻工藝故障的區域，從而可以采取主動措施來緩解這些問題。此外，由ML驅動的缺陷檢測系統提供實時分析，提高整體產量。"支持ILT/OPC是深度學習用于幫助半導體制造的最突出方式之一，但其他領域，如自動缺陷分類（ADC）、機器維護預測或故障識別也是深度學習貢獻的成熟領域，"Fujimura說。
通過分析工藝輸入和輸出之間復雜的相互作用，ML模型可以確定最佳工藝條件，使產量最大化，缺陷最小化。這種優化導致了工藝效率和產品質量的提高，特別是在該行業探索新的途徑時，如芯片和三維包裝。
除了模式識別和缺陷檢測之外，ML在各種光刻應用的數據處理中也發揮著關鍵作用。例如，ML可用于缺陷分類、電子束圖像去噪和電氣性能預測。
其他選擇
光刻技術并不是創建芯片的唯一方法。大多數光刻技術是用于在硅或其他材料上蝕刻線條。一些結構也可以用定向自組裝的方式均勻地生長，盡管目前它更多地被用來固定圖案，而不是在掩?；蛐酒洗蛴∷鼈儭?/span>
"有幾種不同的方式來使用DSA，"Lam Research的計算產品副總裁David Fried說。"有一些圖案修復應用，你仍然完成一個完整的圖案模塊，但你使用DSA來修復一些圖案的不均勻性，如缺孔缺陷或線邊緣粗糙度的平滑化。我已經看到了DSA在這些類型的工藝流程中的精彩演示，而且我們很快就會看到DSA以這種方式使用。DSA并不取代沉積和圖案流程，它只是加強了它們。圖案倍增是DSA的一個有趣的方面，在那里你對一條線進行圖案設計，然后讓DSA工藝產生一個頻率倍增的版本。但這是相當棘手的。業界在隔板輔助的多重圖案方面已經做得很好了，所以DSA在取代隔板輔助的頻率倍增方面會有一個挑戰。此外，DSA的實際圖案增長可能還很遙遠。這些是DSA的三個不同的潛在插入點。第一個可能會比較快地發生。第二種情況會很困難，因為業界在隔板輔助多圖案方面已經有了令人難以置信的成就。我不確定第三個用例是否或何時會發生。"
展望未來將193納米工藝擴展到更小的節點將繼續在半導體制造中發揮重要作用。盡管存在挑戰和限制，但業界在開發多圖案技術以實現間距擴展方面已經取得了重大進展。間隔物沉積技術和光刻工藝的不斷進步將進一步完善對CDU和邊緣放置的控制，實現更小的間距基本規則。
此外，芯片和三維工藝/包裝的整合正在引入新的機會和復雜性。芯片設計師、光刻專家和封裝工程師之間的合作將是至關重要的，以確保有效的整合，同時保持高可靠性和性能。
利用ML算法進行數據處理和優化將提高光刻工藝的整體效率和效果。隨著半導體行業的發展，它將見證由ML、先進光刻技術和利潤優化策略所推動的變革。設計的復雜性不斷增加，新材料的采用，以及對更高性能設備的需求，使其必須被采用。
Sturtevant說："如果你看一下未來8到10年的路線圖，我們將最終看到經典的摩爾定律擴展的結束，因為事實是，沒有人在研究低于13.5納米的波長，也沒有人真正在研究高于0.55的數值孔徑。在大約1.2納米或12埃的節點之后，我們不會有更小的間距。因此，問題是，我們將如何獲得創新？我認為多圖案、曲線遮蔽、機器學習和三維集成是人們指向的主要東西，以實現更具成本效益的制造，在每個封裝中獲得更多功能。這將使大多數制造商不必投資于下一代的光刻設備。通過采用這些方法，他們可以保持在193納米，并使他們想要的任何種類的設備越來越強大，并保持低成本。"
結論將193納米工藝擴展到更小的節點給半導體行業帶來了挑戰和機遇。盡管在控制CDU和邊緣放置方面存在困難，但多圖案和間隔物沉積技術在實現間距擴展方面已顯示出前景。而ML技術促進了光刻技術應用的數據處理，優化了決策和工藝參數。
盡管如此，為了在更小的節點上取得成功，以及為了創新的芯片架構，確保193納米光刻技術與新興趨勢保持一致，芯片設計、光刻、封裝和AI/ML方面的專家仍需要加強合作。
-End-
三代半導體芯研究
聚焦于第三代半導體前沿技術與信息，持續為業內生產優質的三代半技術干貨、新聞動態、市場分析等內容。
公眾號
*博客內容為網友個人發布，僅代表博主個人觀點，如有侵權請聯系工作人員刪除。
