為了實現PC機與CPLD的通信，進行了相應的研究。分析了RS-232C通信協議，自定義了數據包傳輸格式。根據UART模塊工作狀態多的特點，應用了有限狀態機理論進行編程實現。為降低誤碼率，應用16倍頻技術，實現了波特率為9 600 bit／s的串口通信。在Quartus II平臺上用VerilogHDL進行編程，并通過了VC編寫程序的數據傳輸的驗證。研究成果為工程上PC機與嵌入式系統數據傳輸的問題提供了一種解決方法。
關鍵字：
有限狀態機 數據包 CPLD
在EAST分布式中央定時同步系統中，時鐘分頻和觸發延遲電路是分布式節點的核心。為了完成對基準時鐘信號進行多路任意整數倍的等占空比的分頻，并對輸入的觸發脈沖進行多路任意時間的延遲輸出，本設計中采用VHDL語言進行編程，實現了多路時鐘分頻信號的輸出和多路延遲輸出，特別是提高了奇數分頻和觸發延遲的時間精度，最后在QuartusⅡ9．0軟件上時設計的波形進行分析，驗證了該設計的可行性。
關鍵字：
觸發延遲 中央定時同步系統 VHDL
本文介紹一種通用的基于CPLD的片內振蕩器設計方法，它基于環形振蕩器原理，只占用片上普通邏輯資源(LE)，無需使用專用邏輯資源(如MaxII中的UFM)，從而提高了芯片的資源利用率。
關鍵字：
片內振蕩器 SoC CPLD
如果僅用一個延遲模塊就能同時完成脈沖前后沿的延遲，這樣就即節省了電路制作成本又提高了延遲線的延遲精度。本文正是基于這一思想并使用CPLD芯片來實現數字延遲線的設計的。
關鍵字：
數字延遲線 延遲誤差 CPLD
本文針對光纖通信傳輸碼型的要求和CMI碼的編碼原理，介紹了一種以EPM系列7064芯片為硬件平臺，以Max+PlusⅡ為軟件平臺，以VHDL為開發工具，適合于CPLD實現的CMI編碼器的設計方案。
關鍵字：
CMI編碼 光纖通信 CPLD
要實現不同的編碼方式關鍵是要找到合適的算法，并且要求算法必須簡潔亦兼容。筆者在這里主要采用了對比、聯合和模塊化的設計方法，使每一種編碼成為一個獨立模塊，但又共用同一個或多個時鐘。由此，大大節約了程序的存儲空間，減少了程序的調試時間。
關鍵字：
仿真波形 編碼 VHDL
Verilog HDL是硬件描述語言的一種，用于數字電子系統設計。它允許設計者用它來進行各種級別的邏輯設計，可以用它進行數字邏輯系統的仿真驗證、時序分析、邏輯綜合。它是目前應用最廣泛的一種硬件描述語言之一。Verilog HDL是在1983年由GDA公司的Phil Moorby首創的。
關鍵字：
VerilogHDL VHDL Verilog-XL 華清遠見
AVS 視頻標準中，自適應環路器在實現時存在許多條件運算（如濾波強度的計算、邊界閾值和跳轉等的計算）及其對于數據的訪問比較繁瑣，使得濾波器的算法復雜度很高。并且塊效應可能會出現在每個8x8 塊的邊界上。而該濾波器以8x8 塊為單位進行濾波，減少對存儲器的訪問，加快了處理速度，大大節省了算法的硬件實現面積。并且適當增加片上存儲空間來緩解外存的壓力來提高濾波模塊的效率，采用VHDL 語言進行設計、仿真，通過FPGA驗證。綜合仿真結果表明，該設計占用資源較少。
關鍵字：
AVS 環路濾波 VHDL
智能溫室是近年逐步發展起來的一種資源節約型高效農業發展技術,目前國內大多以單片機、通用計算機作為溫室系統處理器,由于基于單因子和成本問題,其智能化和效率有待提高。在此通過對目前智能溫室控制器的分析研究,提出并設計了一款16位的的單總線專用CPU,且專門針對于智能溫室測控系統設計了一個浮點運算器和n個Comparray比較器,并使用VHDL
關鍵字：
VHDL 溫室控制系統 浮點運算器 Comparray比較器
分析了I2C串行總線的數據傳輸機制，用VHDL設計了串行總線控制電路，其中包括微處理器接口電路和I2C總線接口電路。采用ModelSim Plus 6.0 SE軟件進行了前仿真和調試,并在Xilinx ISE 7.1i開發環境下進行了綜合、后仿真和CPLD器件下載測試。 結果表明實現了I2C串行總線協議的要求。
關鍵字：
I2C總線控制 VHDL 仲裁
以MOS開關、電容器和運算放大器為核心的單片集成器件SCF，以其對截止頻率的精確控制，頻率響應特性可大范圍調節，編程控制簡單，有效解決了模擬濾波器的通帶調節問題，在濾波電路設計中得到廣泛應用。
關鍵字：
SCF 程控濾波電路 CPLD
介紹了采用一種自主研發多功能IP核實現總線全地址響應的設計方案,其可在FPGA中靈活配置,配備外圍電路后可以方便實現各種功能.設計采用VHDL硬件描述語言進行編程,采用綜合工具ISE Foundation對設計進行綜合、優化,在ModelSim - SE 6.1g中進行時序仿真,并且最后在FPGA上實現.
關鍵字：
多功能IP核 VHDL ModelSim
基于FPGA設計了一款通用鍵盤IP核,該核主要實現對鍵盤輸入信號的計算與存儲功能,并在quartusⅡ環境下使用VHDL語言,采用自頂向下設計方式,編輯生成RTL原理圖,并做了相關的時序仿真驗證。經驗證此IP核具有較強的魯棒性和較高的反應速度,可作為基礎輸入模塊,為其他模塊提供有力控制輸入與數據支持。
關鍵字：
鍵盤IP核 VHDL FPGA
本文針對傳統的四相移鍵控(QPSK)的調制解調方式提出一種基于高速硬件描述語言(VHDL)的數字式QPSK調制解調模型。這種新模型便于在目標芯片FPGA/CPLD上實現QPSK調制解調功能。文中介紹了QPSK調制解調的原理,并基于FPGA實現了QPSK調制解調電路。并給出了可編程邏輯器件FPGA的最新一代集成設計環境QuartusⅡ進行系統仿真的仿真結果。
關鍵字：
四相移鍵控 VHDL 調制解調模型
vhdl-cpld介紹
您好，目前還沒有人創建詞條vhdl-cpld!
歡迎您創建該詞條，闡述對vhdl-cpld的理解，并與今后在此搜索vhdl-cpld的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473