a一级爱做片免费观看欧美,久久国产一区二区,日本一二三区免费,久草视频手机在线观看

首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> vhdl-ams

vhdl-ams 文章 進入vhdl-ams技術社區

用VHDL語言在CPLD上實現串行通信

  • 引言 隨著EDA技術得發展，CPLD已經在許多方面得到了廣泛應用，而串行通信是實現遠程測控的重要手段。本文利用VHDL語言在CPLD上實現了串行通信，完全可以脫離單片機使用，克服了單片機的許多缺點。 串口結構及內容 本設計所采用的是異步通信方式，可以規定傳輸的一個數據是10位，其中最低位為啟動位(邏輯0低電平)，最高位為停止位(邏輯1高電平)，中間8位是數據位。為了方便對數據進行正確控制，選取發送(接受)每位數據用4個時鐘周期。為了能夠達到串行通信的波特率，例如4800B/s，則需把時鐘頻率設
  • 關鍵字： CPLD  VHDL  串行通信  單片機  嵌入式系統  

8位單片機與以太網控制器RTL8029接口的VHDL設計

  • 以CPLD為器件，采用VHDL語言，設計了51單片機與32位PCI總線以太網控制器RTL8029之間的接口邏輯，實現了8位單片機與3 2位以太網控制器之間的通信。
  • 關鍵字： VHDL  RTL  8位單片機    

I2C總線控制器的VHDL設計及實現

  • 摘    要：本文用VHDL設計了一個簡潔而實用的I2C總線控制器，介紹了詳細的設計思路和在FPGA中的實現，并給出了在嵌入式系統設計中的使用方法。關鍵詞：I2C總線；VHDL；FPGA 引言I2C總線以其接口簡單、使用靈活等突出優點在數字系統中獲得了廣泛的應用。尤其在嵌入式系統中，I2C總線被普遍用來連接CPU/MCU和外圍器件。I2C總線規范經過十幾年的實踐，發展了多層標準。從傳輸速率上劃分，有標準模式(100Kbit/s)，快速模式(400Kbit/s)，高速模式(3
  • 關鍵字： FPGA  I2C總線  VHDL  

基于FPGA的可編程定時器/計數器8253的設計與實現

  • 摘    要：本文介紹了可編程定時器/計數器8253的基本功能，以及一種用VHDL語言設計可編程定時器/計數器8253的方法，詳述了其原理和設計思想，并利用Altera公司的FPGA器件ACEX 1K予以實現。關鍵詞：FPGA；IP；VHDL 引言在工程上及控制系統中，常常要求有一些實時時鐘，以實現定時或延時控制，如定時中斷，定時檢測，定時掃描等，還要求有計數器能對外部事件計數。要實現定時或延時控制，有三種主要方法：軟件定時、不可編程的硬件定時、可編程的硬件定時器。其中可編
  • 關鍵字： FPGA  IP  VHDL  

基于FPGA的非對稱同步FIFO設計

  • 摘    要：本文在分析了非對稱同步FIFO的結構特點及其設計難點的基礎上，采用VHDL描述語言，并結合FPGA，實現了一種非對稱同步FIFO的設計。關鍵詞：非對稱同步FIFO；VHDL；FPGA；DLL；BlockRAM引言FIFO是一種常用于數據緩存的電路器件，可應用于包括高速數據采集、多處理器接口和通信中的高速緩沖等各種領域。然而在某些應用，例如在某數據采集和處理系統中，需要通過同步FIFO來連接8位A/D和16位數據總線的MCU，但是由于目前同步FIFO器件的輸入與輸
  • 關鍵字： BlockRAM  DLL  FPGA  VHDL  非對稱同步FIFO  存儲器  

基于FPGA的高速數字鎖相環的設計與實現

  • 摘    要：本文提出了一種利用邊沿觸發鑒相縮短鎖相環捕獲時間的方案，并詳細介紹了該方案基于FPGA的實現方法。通過對所設計的鎖相環進行計算機仿真和硬件測試，表明該方案確實可以提高鎖相環的捕獲性能。關鍵詞：數字鎖相環(DPLL)；捕獲時間；FPGA；VHDL引言捕獲時間是鎖相環的一個重要參數，指的是鎖相環從起始狀態到達鎖定狀態所需時間。在一些系統中，如跳頻通信系統，由于系統工作頻率不斷地發生快速變化(每秒幾百次到幾千次，甚至高達上萬次)，要求鎖相環能夠對信號相位快速捕獲。因此
  • 關鍵字： FPGA  VHDL  捕獲時間  數字鎖相環(DPLL)  

用CPLD實現Gollmann密鑰流發生器

  • 摘    要：本文根據Gollmann密鑰流發生器的原理和偽隨機序列產生的程序，利用VHDL語言和CPLD，設計出Gollmann密鑰流發生器。該發生器滿足一般的加密要求，可以保護信息傳輸的安全。關鍵詞：Gollmann ；VHDL ；CPLD；偽隨機序列引言對通信數據進行加密的方法可分為兩大類：軟加密和硬加密。其中硬加密具有加密強度大、可靠性高等特點。本文根據流密碼發生器原理，用CPLD設計出了Gollmann流密碼發生器。原理密碼安全的偽隨機序列發生器用于流密碼時十分理想
  • 關鍵字： CPLD  Gollmann  VHDL  偽隨機序列  

基于FPGA的同步測周期高精度數字頻率計的設計

  • 摘    要：本文介紹了一種同步測周期計數器的設計，并基于該計數器設計了一個高精度的數字頻率計。文中給出了計數器的VHDL編碼，并對頻率計的FPGA實現進行了仿真驗證，給出了測試結果。關鍵詞：頻率計；VHDL；FPGA；周期測量 在現代數字電路設計中，采用FPGA結合硬件描述語言VHDL可以設計出各種復雜的時序和邏輯電路，具有設計靈活、可編程、高性能等優點。本文將介紹一種基于FPGA，采用同步測周期的方法來實現寬頻段高精度數字頻率計的設計。 圖1 同步測周期計數器
  • 關鍵字： FPGA  VHDL  頻率計  周期測量  

一種用VHDL設計嵌入式Web Server的方案

  • 一種用VHDL設計嵌入式Web Server的方案,本文介紹一種基于硬件來實現嵌入式Web Server的方案。
  • 關鍵字： Server  方案  Web  嵌入式  設計  VHDL  

基于VHDL的I2C總線控制核設計

  • 從狀態機的角度，介紹一種I2C控制核的VHDL設計方法。
  • 關鍵字： VHDL  I2C  總線控制    

VHDL中Loop動態條件的可綜合轉化

  • 論述VHDL中Loop語句動態表達式的可綜合性問題，提出三種解決方法：直接代入法、邊界擴充法和計數器法，并對比這三類方法的適用性。
  • 關鍵字： VHDL  Loop  動態  轉化    

在PLD開發中提高VHDL的綜合質量

  • 介紹可編程邏輯器件的開發流程，敘述EDA工具Quartus II和LeonardoSpectrum在Altera公司CPLD器件開發中的應用。
  • 關鍵字： VHDL  PLD  質量    

使用LeonardoSpectrum綜合Xilinx FPGA的VHDL程序

  • 摘   要： 本文總結了使用LeonardoSpectrum綜合Xilinx FPGA的VHDL程序應用，以及在VHDL中使用不同類型RAM的方法。關鍵詞： LeonardoSpectrum；FPGA；VHDLLeonardoSpectrum 是Mentor Graphics公司設計的功能強大的EPLD/FPGA/ASIC綜合工具，支持大部分EPLD/FPGA廠商的產品。LeonardoSpectrum支持VHDL、Verilog、EDIF的綜合、優化和定時分析，可
  • 關鍵字： FPGA  LeonardoSpectrum  VHDL  
共328條 22/22 |‹ « 13 14 15 16 17 18 19 20 21 22
關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473