verilog hdl 文章進入verilog hdl技術社區(qū)

抗故障攻擊的專用芯片存儲單元設計

在復用檢測和線性校驗碼檢測的基礎上，提出互補存儲、奇偶校驗和漢明碼校驗三種存儲單元的抗故障攻擊防護方案。應用這三種方案，用硬件描述語言Verilog設計了三種抗故障攻擊雙端口RAM存儲器，在Altera 公司的器件EP1C12Q240C8上予以實現。
關鍵字：漢明碼校驗存儲單元 Verilog

基于FPGA步進電機驅動控制系統(tǒng)的設計

通過對步進電機的驅動控制原理的分析，利用Verilog語言進行層次化設計，最后實現了基于FPGA步進電機的驅動控制系統(tǒng)。該系統(tǒng)可以實現步進電機按既定角度和方向轉動及定位控制等功能。仿真和綜合的結果表明，該系統(tǒng)不但可以達到對步進電機的驅動控制，同時也優(yōu)化了傳統(tǒng)的系統(tǒng)結構，提高了系統(tǒng)的抗干擾能力和穩(wěn)定性，可用于工業(yè)自動化、辦公自動化等應用場合。
關鍵字：步進電機 Verilog FPGA

帶I2C接口的時鐘IP核設計與優(yōu)化

采用FPGA可編程邏輯器件和硬件描述語言Verilog實現了時鐘IP核數據傳輸、調時和鬧鈴等功能設計.在此基礎上,分析和討論IP核功能仿真和優(yōu)化的方法,并通過Modelsim仿真工具和Design Compile邏輯綜合優(yōu)化工具對設計進行仿真、綜合和優(yōu)化,證明了設計的可行性.
關鍵字： Verilog 時鐘IP核 Modelsim仿真

基于FPGA的串行接口SPI的設計與實現

SPI 總線是一個同步串行接口的數據總線，具有全雙工、信號線少、協(xié)議簡單、傳輸速度快等特點。介紹了SPI 總線的結構和工作原理，對4 種工作模式的異同進行了比較，并著重分析了SPI 總線的工作時序。利用Verilog 硬件描述語言編寫出SPI 總線的主機模塊，經ModelSim 仿真得出相應的仿真波形。
關鍵字： SPI 同步串行接口 Verilog

基于Avalon-ST接口幀讀取IP核的設計和應用

研究基于Avalon-ST接口幀讀取的IP核設計應用，通過Avalon-ST接口將外部存儲中不同格式的幀數據轉化為視頻流輸出。根據Avalon總線協(xié)議及Avalon-ST視頻協(xié)議研究設計方案，使用Verilog HDL語言對模塊進行硬件設計，并將實現的模塊進行測試。
關鍵字： Avalon-ST IP核 Verilog

基于FPGA和Verilog的LCD控制器設計

本文選用Xilinx公司的SpananIII系列XC3S200器件，利用硬件描述語言Verilog設計了液晶顯示擰制器，實現了替代專用集成電路驅動控制LCD的作用。
關鍵字： Verilog 液晶顯示擰制器 LCD

HDLC協(xié)議控制器的IP核方案及其實現

介紹了HDLC協(xié)議控制器的IP核方案及實現方法，分別對發(fā)送和接收模塊進行了分析，給出了仿真波形圖。該設計采用Verilog HDL語言進行描述，用ModelSim SE 6.0進行了功能仿真。
關鍵字： IP核 Verilog HDLC協(xié)議控制器

Verilog HDL基礎之：Verilog HDL語言簡介

Verilog HDL是硬件描述語言的一種，用于數字電子系統(tǒng)設計。它允許設計者用它來進行各種級別的邏輯設計，可以用它進行數字邏輯系統(tǒng)的仿真驗證、時序分析、邏輯綜合。它是目前應用最廣泛的一種硬件描述語言之一。Verilog HDL是在1983年由GDA公司的Phil Moorby首創(chuàng)的。
關鍵字： VerilogHDL VHDL Verilog-XL 華清遠見

采用Verilog的數字跑表設計及實驗

本節(jié)通過Verilog HDL語言編寫一個具有“百分秒、秒、分”計時功能的數字跑表，可以實現一個小時以內精確至百分之一秒的計時。
關鍵字：計數器數字跑表 Verilog

FPGA協(xié)處理器實現代碼加速的設計

本文主要研究了代碼加速和代碼轉換到硬件協(xié)處理器的方法。我們還分析了通過一個涉及到基于輔助處理器單元(APU)的實際圖像顯示案例的基準數據均衡決策的過程。該設計使用了在一個平臺FPGA中實現的一個嵌入式PowerPC。
關鍵字：協(xié)處理器代碼加速 HDL

基于FPGA光電容積脈搏波參數檢測的IP核設計

文章簡要介紹了從光電容積脈搏波中提取出的特征值有助于在醫(yī)學領域中分析人體的病理特征。為了檢測脈搏波的血流參數,整個系統(tǒng)采用Altera公司cyclone系列的FPGA開發(fā)平臺,運用硬件語言Verilog HDL編程設計了波形參數的檢測模塊,通過設計IP核進行數據處理并實現了脈搏波的實時檢測。使用了QuartusⅡ、Icarus verilog和GTKwave軟件進行綜合仿真,并通過FPGA原型驗證。創(chuàng)新點在于采用FPGA通過硬件的方式提高了實時檢測的速度,降低了開發(fā)成本,增強了可攜帶性。
關鍵字：病理特征 Verilog 原型驗證

基于Verilog HDL的I2C總線功能的實現

簡述了I2C總線的特點;介紹了開發(fā)FPGA時I2C總線模塊的設計思路;給出并解釋了用Verilog HDL實現部分I2C總線功能的程序,以及I2C總線主從模式下的仿真時序圖。
關鍵字： Verilog I2C 仿真時序

基于Verilog的SMBus總線控制器的設計與實現

SMBus是一種高效的同步串行總線。通過分析SMBus總線協(xié)議，提出了一種運行于基于PCI-Express技術的橋接芯片上的SMBus控制器的設計方案，并且用Verilog語言描述，最后在Altera公司的FPGA上得以實現。通過仿真測試，證明該方法是穩(wěn)定有效的。
關鍵字： SMBus總線 Verilog 有限狀態(tài)機

基于FPGA的3D圖像處理器IP核的實現

LCD顯示屏的應用越來越廣，數量越來越多。LCD顯示屏應用廣泛,無處不在。如家庭各種電器設備。更常見是用于各種公共場合如體育館、廣場等商業(yè)用途。給我們傳遞一種更為直觀、生動的信息。從此我們的生活發(fā)生了巨大改變。巨大的應用巨大的市場帶來了巨大的商機?；贔PGA的LCD顯示的3D影像是為了LCD顯示屏的信息量更多，滿足人需求。
關鍵字： IP核 3D圖像處理器 FPGA LCD Verilog

基于至簡設計法實現的PWM調制verilog

　　一、功能描述　　脈沖寬度調制(pulse width modelation)簡稱PWM，利用微處理器的數字輸出來對模擬電路進行控制的一種非常有效的技術，廣泛應用在從測量、通信到功率控制與變換的許多領域中脈沖寬度調制是利用微處理器的數字輸出來對模擬電路進行控制的一種非常有效的技術，廣泛應用在從測量、通信到功率控制與變換的許多領域中?！　≡诒菊碌膽弥锌梢哉J為PWM就是一種方波。如圖所示：　　　　PWM波形圖　　上圖是一個周期為10ms，高電平為
關鍵字： PWM verilog

共205條 5/14 |‹ « 3 4 5 6 7 8 9 10 11 12 » ›|

verilog hdl介紹

Verilog HDL是一種硬件描述語言（HDL:Hardware Discription Language），是一種以文本形式來描述數字系統(tǒng)硬件的結構和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數字邏輯系統(tǒng)所完成的邏輯功能。　　Verilog HDL和VHDL是目前世界上最流行的兩種硬件描述語言，都是在20世紀80年代中期開發(fā)出來的。前者由Gateway Design Aut [ 查看詳細 ]