- 概述
ATA5749是一款集成了完整小數分頻器(fractional-N)的PLL射頻發送器IC，適用于輪胎氣壓計、遙控無鍵入口和被動式入口汽車應用。ATA5749采用幅移鍵控(ASK)和閉環頻移鍵控(FSK)調制，僅使用13．000 0 MHz晶體
- 關鍵字：
分頻 應用 ATA5749 發送 集成 PLL 完全
- 現代頻率合成技術正朝著高性能、小型化的方向發展，應用最為廣泛的是直接數字式頻率合成器(DDS)和鎖相式頻率合成器(PLL)。介紹直接數字頻率合成器和鎖相環頻率合成器的基本原理，簡述用直接數字頻率合成器(AD9954)和鎖相環頻率合成器(ADF4112)所設計的本振源的實現方案，重點闡述了系統的硬件實現，包括系統原理、主要電路單元設計等，并且對系統的相位噪聲和雜散性能做了簡要分析，最后給出了系統測試結果。
- 關鍵字：
DDS PLL
- 致力于豐富數字媒體體驗、提供領先的混合信號半導體解決方案供應商 IDT® 公司(Integrated Device Technology, Inc.)推出其 VersaClock™ 計時器件的最新產品系列。VersaClock III 器件是專為高性能消費、電信、網絡和數據通信應用設計的可編程時鐘發生器，可以更經濟有效地在多個晶體和振蕩器之間進行選擇。這些可編程計時解決方案對節省占板空間和保持功效非常關鍵，因其體積可能不允許全定制解決方案。多個具有各種不同需求的系統能夠整合成更少的
- 關鍵字：
IDT VersaClock 可編程時鐘發生器 PLL
- 摘 要：結合數字式頻率合成器(DDs)和集成鎖相環(PLL)各自的優點，研制并設計了以DDS芯片AD9954和集成鎖相芯片ADF4113構成的高分辨率、低雜散、寬頻段頻率合成器，并對該頻率合成器進行了分析和仿真，從仿真和測試結果
- 關鍵字：
DDS PLL 驅動 寬帶頻率
- 多年以來，作為業界主流產品的模擬PLL已被熟知，模擬PLL性能穩定，可為頻率合成和抖動消除提供低成本的解決方案，工作頻率高達8GHz及以上。然而新興的基于直接數字頻率合成（DDS）的數字PLL在某些應用中極具競爭力。本文比較了模擬PLL和基于DDS的數字PLL之間的差異，以及如何利用這些差異來指導設計人員選擇最佳的解決方案。
數字PLL利用數字邏輯實現傳統的PLL模塊。雖然實現數字PLL的方法有很多，但本文只介紹基于DDS的數字PLL架構。
圖1 典型的模擬PLL結構框圖
- 關鍵字：
PLL DDS 分頻器 鑒相器 DAC VCO
- 中國 北京——Analog Devices, Inc.（紐約證券交易所代碼：ADI），全球領先的高性能信號處理解決方案供應商，最新推出一對時鐘發生與分配IC——AD9520與AD9522，實現了業界最佳的器件集成度、低噪聲、低抖動性能與信號輸出靈活性的完美組合。 AD9520與AD9522多輸出時鐘發生器內置一個512 Byte的嵌入式EEPROM存儲器模塊，為系統工程師提供了可用作時鐘源和系統時鐘的雙重可編程時鐘解決方案。通過利用片上存儲器對具體的輸出
- 關鍵字：
EEPROM 冗余基準 PLL Analog Devices
- Maxim推出基于晶體的鎖相環（PLL） VHF/UHF發送器MAX7057，能夠在較寬的頻率范圍內發送OOK/ASK/FSK數據。器件配合適當的晶體頻率，可以發送300MHz至450MHz范圍內的任何信號，并能夠以高達100kbps的速率發送NRZ碼（50kbps曼徹斯特碼）。
MAX7057集成了可編程分數N PLL合成器和寬帶VCO，因而具有極大的靈活性。此外，還可以設置內部電容，實現功率放大器（PA）與天線之間的阻抗匹配。這種拓撲結構可確保多個工作頻率下的高效率傳輸，從而使MAX7057
- 關鍵字：
Maxim PLL 鎖相環 發送器
- CDCE937 和 CDCEL937 均為基于 PLL 模塊的、低成本、高性能的可編程時鐘合成器，可以在單輸入頻率的不同頻率下生成多達七個輸出時鐘。每一個輸出均可以進行系統內編程，從而使用三個獨立的可配置 PLL 就可用于任何高達 230MHz 的時鐘頻率。該器件具有簡單的頻率同步，使零－PPM 時鐘生成成為可能。另外，這兩種合成器還具有擴頻時鐘及片上 EEPROM 和通過 SDA/SCL 進行系統內熱編程的特點。對于數字媒體系統、流媒體、GPS 接收機、便攜式媒體以及DSP/OMAP/DaVinci
- 關鍵字：
TI 時鐘合成器 可編程 PLL
- 0 引 言
目前，脈沖雷達的脈內信號分析一直是研究的熱點和難點，如何能更快速，準確的對脈內載波頻率測量成為研究人員關注的目標，與此同時高精度頻率源在無線電領域應用越來越廣泛，對頻率測量設備有了更高的要求，因此研究新的測頻方法對開發低成本、小體積且使用和攜帶方便的頻率測量設備有著十分重要的意義。本文根據雷達發射機頻率快速變化的特點，采用目前新型的邏輯控制器件研究新型頻率測量模塊，結合等精度內插測頻原理，對整形放大后的脈沖直接計數，實現對下變頻后單脈沖包絡的載波快速測頻。具有測量精度高，測量用時短的
- 關鍵字：
測頻模塊 時鐘內插 時鐘移相 PLL 脈內測頻
- 特瑞仕半導體株式會社開發了XC25BS8系列內置分頻、倍頻電路超小型PLL時鐘發生器。
XC25BS8系列是能在低頻輸入8kHz、4095倍的范圍內倍頻工作的PLL時鐘發生器IC。
輸入端分頻因子（M）可從1～2047的分頻范圍內進行選擇；輸出端分頻因子（N）可從1～4095的分頻范圍內進行選擇。輸出頻率在1MHz～100MHz的范圍內，輸入時鐘為8kHz～36MHz的標準時鐘。在內部可進行微調，在少量外置部件的條件下動作。從CE端子輸入低電平信號，可停止整個芯片動作，抑制
- 關鍵字：
半導體 特瑞仕 時鐘發生器 PLL
- 全球領先的高能效電源半導體解決方案供應商安森美半導體(ON Semiconductor，美國納斯達克上市代號：ONNN)擴充了高性能時鐘和數據管理產品系列，推出九款基于鎖相環(PLL)的新PureEdge?時鐘模塊，替代晶體振蕩器(XO)。NBXxxxx系列非常適用于高速網絡、電信和高端計算應用。
安森美半導體亞太區標準產品部市場營銷副總裁麥滿權說：“安森美半導體新的時鐘模塊標志著公司進入頻率控制市場，以充分發揮我們公司在高性能、超低抖動時鐘分配領域奠定的長期領先地位。這
- 關鍵字：
安森美半導體 PureEdge PLL
- 鎖相環(PLL)廣泛應用于無線通信，在基站中的主要用途是為發射器和接收器中的上變頻和下變頻電路提供一個穩定的、低噪聲的射頻(RF)本地振蕩器(LO)。鑒于PLL本身的性能，它還可以用于控制其他許多電路中時鐘信號的定時，而且在某些應用中，如果使用得當可以代替價格較貴的定時芯片。
大多數高速數字電路的設計工程師會在注重相位的應用中選擇很貴的定時芯片，因為通常都是對限定頻率范圍(通常是適合SONET/SDH頻率的線路速率)粗略地表征定時指標。相比之下，PLL器件通常覆蓋了很寬的頻率范圍，而且在相位控制
- 關鍵字：
鎖相環 PLL
- 在所有電子系統中，時鐘相當于心臟，時鐘的性能和穩定性直接決定著整個系統的性能。典型的系統時序時鐘信號的產生和分配包含多種功能，如振蕩器源、轉換至標準邏輯電平的部件以及時鐘分配網絡。這些功能可以由元器件芯片組或高度集成的單封裝來完成，如圖1所示。
系統時鐘源需要可靠、精確的時序參考，通常所用的就是晶體。本文將比較兩種主要的時鐘源——晶體振蕩器(XO，簡稱晶振)模塊和鎖相環(PLL)合成器，并探討高性能PLL的發展趨勢。?
?
圖1：安森美半導體提供的
- 關鍵字：
時鐘源 選擇 PLL 發展
- 在所有電子系統中，時鐘相當于心臟，時鐘的性能和穩定性直接決定著整個系統的性能。典型的系統時序時鐘信號的產 ...
- 關鍵字：
振蕩 鎖相環 PLL 同步 緩存 倍頻 動態
- 介紹分頻鎖相頻率合成技術。通過對鎖相環工作過程及相位噪聲等的基本原理的分析,采用PLL技術成功設計了1.8 GHz鎖相頻率源。
- 關鍵字：
PLL 合成 頻率源
spf-pll介紹
您好，目前還沒有人創建詞條spf-pll!
歡迎您創建該詞條，闡述對spf-pll的理解，并與今后在此搜索spf-pll的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
