在通信機等所使用的振蕩電路，其所要求的頻率范圍要廣，且頻率的穩定度要高。
關鍵字：
PLL 電路設計 原理
電路的功能如果要求振蕩頻率準確、穩定度好，采用石英晶體振蕩器作本振的PLL合成振蕩電路是比較合適的。但本電路采用了C-MOS型的PLL IC（4046），VCO輸出為方波，能以1KHZ為一級在1KHZ~399KHZ范圍內連續變化。全部采
關鍵字：
PLL 合成 振蕩 電路 399KHZ 穩定 晶體 振蕩器 等效 頻率
電路的功能很多電路都要求把頻率準確地倍增，使用PLL電路可很容易組成滿足這種要求的電路。例如主振頻率為1KHZ，若使用倍增器內插10個脈沖，可變成10KHZ的脈沖信號。在VCO中，即使主振頻率發生變化，也能獲得跟蹤主振
關鍵字：
PLL 10 IC的 鎖相環
ADI全球領先的高性能信號處理解決方案供應商，和提供覆蓋整個 RF 信號鏈的 RF IC 功能模塊的全球領導者，最近宣布發布 ADIsimPLL(TM) 3.3版 ( http://www.analog.com/adisimpll )，這是其大獲成功的鎖相環 (PLL) 電路設計和評估工具的最新版本。ADIsimPLL 3.3版 ( http://www.analog.com/adisimpll ) 可協助用戶對采用 ADI PLL 頻率合成器 ( http://www.analog.com/zh/p
關鍵字：
ADI PLL 頻率合成器
頻率源可以說是一個通信系統的心臟，心臟的好壞很大程度上決定著一個機體的健康狀況，而鎖相環又是頻率源的主要組成部分，因此性能優異的鎖相環芯片對于通信系統來說是非常重要的。
鎖相環的相位噪聲對電子設備和電子系統的性能影響很大。從頻域看它分布在載波信號兩旁按冪律譜分布，無論做發射激勵信號，還是接收機本振信號以及各種頻率基準時，這些相位噪聲將在解調過程中都會和信號一樣出現在解調終端，引起基帶信噪比下降，誤碼率增加。
低相噪Hittite鎖相環產品分為集成VCO和沒有集成VCO兩種。集成VCO的PL
關鍵字：
世強電訊 PLL 基站類鎖相環
基于DDS+PLL高性能頻率合成器的設計與實現,摘要：結合DDS+PLL技術，采用DDS芯片AD9851和集成鎖相芯片ADF4113完成了GSM 1 800 MHz系統中高性能頻率合成器的設計與實現。詳細介紹系統中核心芯片的性能、結構及使用方法，并運用ADS和ADISimPLL軟件對設計方案進行
關鍵字：
合成器 設計 實現 頻率 高性能 DDS PLL 基于
DDS+PLL高性能頻率合成器的設計與實現,摘要：結合DDS+PLL技術，采用DDS芯片AD9851和集成鎖相芯片ADF4113完成了GSM 1 800 MHz系統中高性能頻率合成器的設計與實現。詳細介紹系統中核心芯片的性能、結構及使用方法，并運用ADS和ADISimPLL軟件對設計方案進行
關鍵字：
設計 實現 合成器 頻率 PLL 高性能 DDS
摘要：設計一種基于PLL和TDA7010T的無線收發系統。該系統由發射電路、接收電路和控制電路3部分組成。發射電路采用FM和FSK調制方式，用鎖相環(PLL)穩定栽渡頻率，實現模擬語音信號和英文短信的發射。接收電路以TDA701
關鍵字：
系統 設計 收發 無線 PLL TDA7010T 基于
DSP內嵌PLL中的CMOS壓控環形振蕩器設計,本文設計了一種應用于DSP內嵌鎖相環的低功耗、高線性CM0S壓控環形振蕩器。電路采用四級延遲單元能方便的獲得正交輸出時鐘，每級采用RS觸發結構來產生差分輸出信號，在有效降低靜態功耗的同時．具有較好的抗噪聲能力。在延遲單元的設計時。綜合考慮了電壓控制的頻率范圍以及調節線性度，選擇了合適的翻轉點。 仿真結果表明．電路叮實現2MHz至90MHz的頻率調節范圍，在中心頻率附近具有很高的調節線性度，可完全滿足DSP芯片時鐘系統的要求。
關鍵字：
振蕩器 設計 環形 CMOS 內嵌 PLL DSP
異步FIFO和PLL在高速雷達數據采集系統中的應用,將異步FIFO和鎖相環應用到高速雷達數據采集系統中用來緩存A／D轉換的高速采樣數據，解決嵌入式實時數據采集系統中，高速采集數據量大，而處理器處理速度有限的矛盾，提高系統的可靠性。根據FPGA內部資源的特點，將FIFO和鎖相環設計在一塊芯片上。因為未使用外掛FIFO和PLL器件，使得板卡設計結構簡單，并減少硬件板卡的干擾。由于鎖相環的使用，使得整個采集系統時鐘管理方便。異步FIFO構成的高速緩存具有一定通用性，方便系統進行升級維護。
關鍵字：
數據采集 系統 應用 雷達 高速 FIFO PLL 異步
自動反饋調節時鐘恢復電路設計,0 引言
關鍵字：
恢復 電路設計 時鐘 調節 反饋 自動 PLL 時鐘恢復 自動反饋 CDR 高速串行總線
由于超寬帶信號的帶寬很寬，傳統的信號產生辦法已不能直接應用于超寬帶通信。為此，提出一種基于DDS+PLL的Chirp-UWB信號產生方案，該方法聯合使用了DDS和PLL兩種信號產生技術，優勢互補。通過ADS結合Matlab對系統的模型建立和性能分析證明，該方案輸出信號性能優良，完全能滿足設計要求，并已成功應用于某超寬帶通信系統。
關鍵字：
產生 方案 信號 Chirp-UWB DDS PLL 基于 轉換器
頻率合成技術是現代通信的重要組成部分，它是將一個高穩定度和高準確度的基準頻率經過四則運算，產生同樣穩定度和準確度的任意頻率。頻率合成器是電子系統的心臟，是影響電子系統性能的關鍵因素之一。本文結合F
關鍵字：
FPGA PLL 頻率合成器
VSAT是一種小衛星通信系統，可為邊遠地區的家庭和商業用戶提供可靠的、具有成本效應的寬帶數據和其它業務。VSAT采用一種小型天線來發送和接收衛星信號，可為所有處于衛星覆蓋區域內的用戶提供高帶寬連接，無論用
關鍵字：
PLL 設計 高頻 單芯片 噪音 基于
芯片設計解決方案供應商微捷碼(Magma®)設計自動化有限公司日前宣布，消費電子產品全球供應商Technology Leaders & Innovators (TLi)公司已采用FineSim™ SPICE作為大型模擬IP設計的標準驗證工具。TLi是在對大量商用SPICE仿真產品進行徹底詳盡的評估，結果顯示具有線性多CPU功能的FineSim SPICE提供了較傳統多線程仿真器快上一個數量級的運行時間后才決定選用這款微捷碼軟件。
“我們設計著許多不同類型的
關鍵字：
Magma FineSim PLL ADC/DAC 高速I/O
pll介紹
魔方之PLL
PLL，（Permutation of Last Layer），魔方速度還原法CFOP的最后一步，是將最后一層的方塊移動到正確位置的一步。共有21個公式。（還有其他版本）
---------------------------------------------------------------------------------------------
PLL( [
查看詳細 ]
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473