采用FPGA IP實現DDR的讀寫控制的設計與驗證

• 摘要： 本文采用LatticeXP系列FPGA結合IP解決DDR RAM的讀寫控制。并且在硬件上面進行了實際測試。關鍵詞： 嵌入式系統；DDR RAM；FPGA；IP；LattcieXP 前言隨著高速處理器的不斷發展，嵌入式系統應用的領域越來越廣泛，數字信號處理的規模也越來越大，系統中RAM規模不斷增加，比如視頻監控、圖像數據采集等領域，圖像處理的實時性對RAM帶寬的要求不斷增加，傳統的SDRAM在帶寬上已經逐漸無法滿足應用要求，DDR SDRAM(雙倍速率SDRAM)采用在時鐘CL
• 關鍵字： 0702_A  DDR  FPGA  IP  LattcieXP  RAM  單片機  嵌入式系統  雜志_設計天地  存儲器