- 時延是一個關鍵網絡指標，對用戶語音通話和數據交易體驗具有重要影響，如視頻和互聯網應用。主要挑戰是滿足PHY層處理嚴格的時延預算要求，最大限度提高其他PHY處理和MAC層調度任務的可用時間預算。LTE標準規定最終用戶往返時延低于5ms，要求基站內延遲更低(下行鏈路低于0.5ms，上行鏈路低于1ms)
- 關鍵字：
3GPP DFE LTE RF
- 賽靈思公司今天宣布推出優化的完整數字前端（DFE）設計，幫助設計人員實現更快速、低成本3GPP LTE無線通信系統的開發。這是專門針對高性能3GPP LTE射頻應用的業界第一款DFE設計。該設計不僅能夠降低總功耗，同時其高可擴展能力還能夠支持從大型多扇區宏單元（multi-sector macrocell）基站到超微型基站的多種應用。
賽靈思3GPP LTE設計支持基于業界應用最廣泛的高性能FPGA系列 — Virtex-5 FPGA的全功能可編程開發平臺。該LTE DFE平臺包括：
- 關鍵字：
賽靈思 DFE
dfe介紹
您好，目前還沒有人創建詞條dfe!
歡迎您創建該詞條，闡述對dfe的理解，并與今后在此搜索dfe的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
