- FPGA 設計人員可以通過增大tMET ，采用增加同步寄存器時序余量等設計方法來提高系統可靠性，增大亞穩態MTBF。Altera 確定了其 FPGA 的MTBF 參數，改進器件技術，從而增大了亞穩態MTBF。使用Altera FPGA 的設計人員可以利用Quartus II 軟件功能來報告設計的亞穩態MTBF，優化設計布局以增大MTBF。
- 關鍵字：
壓穩態 MTBF FPGA
- 本白皮書介紹FPGA中的壓穩態，為什么會出現這一現象，它是怎樣導致設計失敗的。介紹怎樣計算壓穩態MTBF，重...
- 關鍵字：
FPGA 壓穩態 MTBF 寄存器
- 理解FPGA 中的壓穩態 本白皮書介紹FPGA 中的壓穩態，為什么會出現這一現象，它是怎樣導致設計失敗的。介紹怎樣計算壓穩態MTBF，重點是對結果造成影響的各種器件和設計參數。
引言
當信號在不相關或者異步時鐘域
- 關鍵字：
FPGA 壓穩態
壓穩態介紹
您好，目前還沒有人創建詞條壓穩態!
歡迎您創建該詞條，闡述對壓穩態的理解，并與今后在此搜索壓穩態的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
