a一级爱做片免费观看欧美,久久国产一区二区,日本一二三区免费,久草视频手机在线观看

新聞中心

EEPW首頁 > 嵌入式系統 > 設計應用 > SHARC處理器的起源和演進

SHARC處理器的起源和演進

作者:Paul Wheeler GP-DSP部日本區域總監 時間:2009-09-25 來源:電子產品世界 收藏

  1. 引言

本文引用地址:http://www.j9360.com/article/98491.htm

  說到要求超高性能的前沿應用,就不得不提起公司的。隨著更高動態范圍、更高性能和更低成本等市場壓力的與日俱增,各種應用對浮點的需求也在不斷增加。本文將介紹第一款背后的歷史,并討論其架構的創新,這使得這款處理器在18年的數字信號處理歷史中一直處于領先的地位。

  2.處理器的歷史——第一步

  “SHARC”是超級哈佛架構(Super Harvard ARChitecture)的縮寫,是公司為他們的浮點處理器起的名字。SHARC處理器在標準哈佛架構基礎上作了改進,不僅方便了PM(程序存儲器)總線上的數據傳送,并通過增加一個指令緩存優化了基于緊密循環的計算過程的吞吐性能。改進后的架構能夠同時存取數據和系數,并同時從指令緩存執行所選的指令,從而高效地實現了處理器的三總線操作模式。

  大家知道,SHARC處理器最早起源于ADSP-21020。這個浮點單指令單數據(SISD)DSP實際上是一個不帶嵌入式存儲器或外設的獨立計算內核。PM和DM(數據存儲器)存儲空間是通過連接到SRAM芯片的外部總線進行訪問的,通過JTAG接口對處理器進行編程和調試。

  

 

  ADSP-21020可以在33MHz時鐘頻率下工作,執行單周期指令。ADSP-21020可以利用80位累加器完成32位或40位浮點和32位定點運算,是公司在1991年推向市場的突破性產品。這種內核技術是ADI公司對浮點性能和創新做出承諾的起始點。

  


上一頁 1 2 3 4 5 6 7 8 9 10 下一頁

關鍵詞: ADI SHARC 處理器

評論


相關推薦

技術專區

關閉