另一方面，算法的復雜性需要更復雜的硬件來支持。這也是為什么FPGA和所有的基站正在制作帶有許多并行結構的復雜算法。為了確保創造力，Synplicity正在進入把高級概念變成應用硬件的進程，但這種進程比驗證技術的改進要慢。

　　Synplicity已經發布了新型ESL綜合工具。Synplicity不試圖解決所有的問題，而是集中在DSP上。

“美國電子高峰會議”的聽眾主要是亞洲、歐洲和美國的電子新聞媒體

拐點挑戰之二：半導體業聯合

　　ESL處于IC設計與研究層面上，制造處于IC產業鏈的末端。新加坡Chartered(特許)半導體制造公司設計實現聯盟副總裁Walter Ng探討了芯片工廠如何在拐點生存并繁榮的問題。他認為，對于制造而言，在設計中所涉及的首要問題是功耗。Chartered正越來越多地投入到對45nm、32nm或更小特征尺寸的芯片設計中。在設計流程中盡早解決諸如功耗等問題是十分有益的。

　　ESL是一個功能強大的工具。本討論會的一個前提是，如果50％的ESL設計是針對FPGA的，而少于10％的ESL設計是針對SoC的，這將意謂著什么呢？Walter認為從代工廠角度講，即使這種假設變為現實，那也不是代工廠要擔心的事。在FPGA及其它可編程控制器件中，傳統的設計方式仍然是被常規采用的方式。Chartered相信如果其中任何一款設計變為現實的話，都可能會做SoC，然后進入到代工廠。如此說來，即便是FPGA供應商也會傾向于通過純粹的芯片代工廠來制造產品。因此，處于末端的芯片代工廠的前景十分看好，因為同樣能享受到ESL在高質量設計中所體現的價值。

　　就DFM而言，將會改變半導體市場的格局。DFM也是當今制造業中的眾多重大挑戰之一。對于像Chartered 這樣傳統的純粹代工廠而言，實現45nm、32nm或22nm甚至更小的芯片的DFM并不容易。原因很簡單，代工廠的核心任務是制造而不是設計。所以代工廠做的可制造設計可能并不切合實際。據說許多大型芯片代工廠都放棄了對加工工藝的開發。這種技術開發具有很大的挑戰性。原因在于其復雜性及成本。現如今，先進技術的應用成本越來越高，DFM及像縮放技術(scaling)等的創新都變得越來越困難。對任何一家單一的公司而言，要通過各種手段實現先進技術、進行創新及向類似DFM的問題發起挑戰都是非常困難的。

　　不過，我們也需要為這些問題提供一個成本合理的解決方案。在工藝技術方面，這些挑戰正在逐步升級。我們正在為技術創新尋找一個可伸縮的模型。技術開發方面的挑戰已不僅僅只是縮放，還有真正的技術創新。我們面臨的挑戰是提供消費者設計基礎設施，它與工藝技術相伴相隨，這很難做到。隨著工藝技術不斷進步，EDA工具也要跟上步伐。先進技術對于EDA和其它優良工具在建模方面提出了更大的挑戰。在系統市場結構中，我們看到許多處在前沿的客戶正在進行自我分化。作為支持工具的ESL起到了關鍵的作用。我們現在所見到的許多物理設計，說句不好聽的話，更像是半成品或未加工的原材料。解決這個問題的關鍵是電路設計師。盡管許多行業是由數字技術所驅動的，但用戶設計也不能忽視，諸如定制數字處理器，還有混合信號技術，因為通信仍然依賴于許多混合信號技術。將所有這一切放在一個地方完成，這對于任何一家獨立的公司來說都是非常困難的。這些問題驅使Chartered在5年前開始與IBM合作，成立了合作發展聯盟。在此聯盟中有Chartered、IBM、Samsung、Infineon、Freescale、STMicro，以及新加盟的Toshiba。所有這些公司正在合作開發32nm技術。聯盟成員分攤費用，用各種優秀的技術人員來解決那些難題，為工藝技術及設計基礎設施制定解決方案。不僅是工藝技術及設計基礎設施方面的力量得以增加，制造能力同樣得以增加。對于GDSII的制造來說，堪稱首例。相同的GDS II不需要重新設計，就可以同時在三個處在不同地區的制造廠中制造，制造商可以是Chartered、IBM或Samsung(圖1)。對于第三方、IP和生態環境所提出的挑戰，合作也是一個解決方案，它可以在這些領域加快效率。因此我們認為，在當今半導體業中利用拐點的最好方式是多方聯合。

圖1 共同的制造平臺