自1970年發明MOS工藝及73年推出CMOS工藝以來，至今還沒有發現可替代它的工藝，足見CMOS工藝的經濟合理性。因此，至今硅基材料的應用仍在繼續延伸。然而，在晶體管工藝制造中采用二氧化硅作為柵極材料，實質上已逼近極限。如65納米工藝時，二氧化硅柵極的厚度己降低至1.2納米，約5個硅原子層厚度，如果再繼續縮小，將導致漏電及功耗急劇上升。

晶體管工藝技術的又一個里程碑

Intel共同創始人Gordon Moore說，采用“high-k”和金屬柵電極材料，標志著從推出多晶硅柵MOS晶體管以來，晶體管技術的一個最大的突破，具有里程碑作用。高k及金屬柵結構與傳統的晶體管柵結構比較如圖1所示。

圖1  高k及金屬柵結構與傳統的晶體管柵結構比較

在半導體制造工藝中采用二氧化硅作為柵介質材料及多晶硅作為柵電極材料的組合已經成功地運行了30多年，一直使用到90納米節點還相安無事。之后在65納米工藝節點時才發現漏電流及功耗急速上升，開始引起業界的警覺。雖然也曾采用如引變硅等技術來繼續延伸，但是自進入45納米節點后，矛盾日趨突出，如果想繼續縮小尺寸，就必須采用新的材料。

45納米是個坎

回顧歷程，當2002年工業開始導入0.13微米時，曾遇到阻礙。因為芯片制造廠同時開始引入銅互連及低k介質材料對于這兩種全新的工藝技術，工業顯得力不從心，后來經過努力才闖過關。

如今，同樣在45nm工藝時，也將面臨采用193浸液式光刻及超低k介質材料，包括高k介質材料(k值在15至20)及金屬柵等新工藝技術。多項新技術及新設備的同時加入，使得工業也面臨同樣的困境。業界一致認為，45納米也會是工業的一個坎。反映在如TI、NXP等在內的大公司，因承受不住高昂的研發費用，而退出45納米以下的發展， 轉而與臺積電合作。

Intel在2006年就披露45納米工藝的進展情況，并聲稱是全球第一批采用45納米工藝，預期到2007年下半年時量產。目前Intel己經有三個芯片廠能進行45納米器件生產。包括俄勒岡州的DID廠、亞利桑那州的F32和以色列的Fab18。Intel預計從今年Q2(二季度)起90納米工藝將逐漸退出，而65納米將占產能的90％，并計劃于2011年推進22納米。

圖2  主要Foundry廠商的45納米工藝時間表

據Intel報道，改用高k介質材料后，其漏電量降為原來十分之一。另外，由于高k柵極材料與現有的硅柵電極并不相容。因此必需采用新的金屬柵電極材料來增加驅動電流。而45納米工藝可使晶體管的密度提升2倍，運作時的耗電量減30％，而總的工藝成本費用僅上升4％。

臺積電最近披露其45納米工藝，并計劃在2007年第三季開始生產。臺積電透露其10層金屬技術，能使柵極長度減少到26納米。

日本瑞薩與松下宣布兩公司合作開發的45納米工藝己進人全面整合測試階段。松下與三菱早在1998年就開始高端工藝的研發，但在三菱和日立半導體合并成立瑞薩之后，瑞薩就取代三菱，并與松下聯合研發130納米，90納米及65納米技術。雙方在開發45納米工藝上的合作于2005年10月開始，并定于07年秋季完成，于2008年4月開始45納米量產。日本東芝、Sony及NEC等也在積極推進45納米工藝。

在45納米工芝技術研發中，頗受業界關注的是特許、IBM、英飛凌和三星的聯盟。它們將以低功耗工藝技術為基礎，聯手開發第一款45納米的下一代通訊系統芯片。這款芯片的分工由IBM位于紐約的EastFishkill300廠生產；其標準庫單元模組和I/O單元均由英飛凌提供。由于采用的是平臺設計，該45納米工藝在四家公司都可相容。并預期在07年底，可以在特許、IBM和三星的晶圓廠中同時通過認證。

采用通用平臺的晶圓代工模式己經有數年，并得到電子設計自動化，EDA，知識產權(IP)與設計服務領域的合作伙伴共同支持。其目的能使客戶將其芯片設計外包給不同的12英寸芯片制造廠，以盡可能地降低重復設計工作量。該聯盟主席IBM的半導體研發部門副總裁LisaSu指出，45納米技術的發布，表明該工藝技術在使用上的彈性化，而應歸功于GDSII在多家制造廠所具有的廣泛相容性。據初期硬體測試結果顯示，采用45納米節點的器件，從功能上比65納米節點至少高出30%。

英飛凌計劃在2009年初與聯盟其它成員同步推出基于該新技術的產品，主要是針對移動通訊應用。iSuppli的LenJenlinek認為，英飛凌的主要芯片生產業務將最可能在特許半導體進行。而IBM和三星將扮演備份產能的角色。這樣有助于在高需求時降低風險。可以肯定，新加坡特許因此獲益最大。因為目前己有三家大廠可能委托其進行代工生產。EastFishkill聯盟使其合作伙伴各自投入的研發費用，比單獨開發所需的費用少很多。由于三星的SI廠、特許的Fab7和IBM的Building323廠等多個晶圓廠都使用相同的掩膜，使大家在開發認證和大量制造的成本與產品上市時間均顯著地減少。

實際上，在芯片制造業中存有不同的看法。以Intel、IBM、AMD等為代表，主張在45納米階段就引入高k及金屬柵技術；而大部分芯片制造商，包括一流代工廠，臺積電等主張應推遲至32納米節點。

從半導體工業的前景，高k及金屬柵材料可使芯片工藝制造技術開始新的一輪縮小。除Intel之外，臺積電、IBM、三星及UMC等都預計在07年底前將突破45納米工藝。

實際上高k材料面臨最大的挑戰，在于柵極材料的基本要求，即既能形成P型晶體管，又能形成N型晶體管。工業界早就認為應該加速過渡，但是實際應用中，在高k材料和柵電極之間要集成在一起十分困難。另外，還有邊界效應(Side Effect)，即閥值電壓的困擾。因為在柵介質與柵電極的界面缺陷會引起相對高的閥值電壓，使得驅動電流減少及功能減弱。

由于成本及其它原因，不是所有一流芯片制造商都愿意迅速向高k及金屬柵過渡，如臺積電在向45納米推進中，采用三柵二氧化硅方法，并推遲高k介質材料至32納米。在向45納米進軍中，如果有可能不采用高k及金屬柵，而采用SOI，或者引變硅技術等，其效果沒有那么明顯，同樣存有許多集成技術的困難。采用厚的鉿基材料作為柵堆的高k介質材料，據Intel說，與二氧化硅相比能減少漏電流至1/10，源漏間漏電流為1/5，總的驅動電流增加20%。

Intel采用原子層淀積ALD工藝來生長高k介質材料。NEC及TI則采用另一種工藝，MOCVD及IBM正在同時評估ALD及MOCVD技術。與通常的CVD工藝相比，ALD工藝可以一次淀積一個原子，所以能控制單層薄膜的厚度及均勻性在100埃(1埃=10-10米)之內。
　　　
摩爾定律還能撐多久？

依Intel的工藝路線圖， 連Intel自己也只敢寫到2011年，即22納米。反映整個工業界還較理性，目前連32納米的光刻量產方案還有點舉棋不定。因此22納米之后究竟走向哪里，現在沒有定論。可以預計，在32納米及以下時，半導體制造己轉向“材料時代”。無論如何，物理極限無法避免，所以摩爾定律總有終結的一天。目前業界籠統地表示，摩爾定律還有10年至15年，實際上如依Intel的路線圖，仍堅持每兩年一個臺階，到2015年時己達9納米。所以，客觀地講，從現在算起，還有十年己足矣。

實際上，討論還有多長時間并沒有多少實際意義，16納米或是9納米？一則技術還在進步，想信一定會有新的替代技術呈現;另外，也可能技術本身可行，但從經濟上己無法承受，俗稱后摩爾的經濟定律開始起作用。任何時候，可能及需要是個平衡點，市場會作最終的決定。