Xilinx公司的FPGA(現場可編程門陣列)芯片正向高密度化發展，FPGA的內核在提供低成本和高性能的同時還要求低功耗。當今先進的亞微米IC工藝正趨于采用低電壓供電,同時這將導致對大電流的不斷需求。工程線路板的設計必需滿足這類電源供電的需要。

現在FPGA的內核和I/O的電源需要雙電源供電。通常來說,I/O部分的供電電壓是由設備中其它元器件所決定的,而FPGA的內核則依賴于產品本身的設計,其內核的供電電源分別為2.5V,1.8V或1.5V。電源的跟蹤(Tracking)/順序(Sequencing)的功能可以用來滿足這一系列的電壓要求。

Elantec公司的Monopower系列DC/DC轉換器提供了一套理想的解決方案。EL7564C正是這樣一個內部集成有FET管和電流傳感的單片同步降壓(Buck)的轉換器,它具有高達95%的效率和高達300k～500kHz的開關頻率和非常少的外圍器件。這樣,將大大縮小線路板的設計尺寸。

首先,先從Xilinx公司的電源估算表中估算出設計所需的功耗。

其次,計算出EL7564C外圍的器件值。

最后是線路布線圖和電路板的材料清單(BOM）。

EL7564C 電路接線圖(VIN= +5V)如圖1所示。它的特點和優點見表1。

我們將DC/DC轉換器的指標定為:

*輸入電壓范圍為:VIN= 4.5V～5.5V

* 輸出電壓:VO=3.3V

* 最大的輸出電壓紋波:ΔVO =2%

* 輸出電流:IO=4A

以下簡要地介紹電路元器件的選擇:

（1）選擇反饋電阻的分壓比。 反饋電阻的分壓比決定了輸出電壓值:

如果R1選定為1kΩ，則:

（2）選擇轉換器的開關頻率FS。工作頻率很大程度上影響著DC/DC轉換器的效率和電感的大小。通常來說, 當開關的頻率較低時半導體器件的開關損耗會小,效率增加。然而電感元件的大小是隨著頻率的增加而減小的。

請參考EL7564C的數據表中的FS隨COSC變化的曲線圖，選C4=390pF,求得FS= 350kHz。

（3）電感L1。EL7564C采用的是電流控制的方式，內部功率FET管的占空比是由一個求和比較器而產生的。這個比較器將反饋電壓與內部參考電壓相比較。比較器具有電流傳感輸入,它決定著功率FET管的工作和關斷時間。就理想工作而言,電感的電流紋波應低于0.8A. 這個電流的鋸齒波的斜率與VIN, VOUT和L1相關。

如果IL=0.8A, 則:故選擇L1=4.7mH。

（4）輸出電容C7。輸出電壓的紋波ΔVO和輸出電流的紋波ΔIL決定了C7的值。,則C7 的等效串聯電阻(ESR)應小于:

選擇C7=330mF(滿足ESR 的需求)，使輸出電壓的紋波ΔVO= 2%。

（5）輸入電容C1a。如果所有的交流都由輸入電容C1a來控制, 那么它的有效值(RMS)電流則為:

式中

當占空系數D=50%時，IIN可達2A的電流, 因此,必須選擇通過2A的電容。然而,另有高頻旁路電容可為它分擔一些電流, 這樣C1a的電流要求值會減小。

選用:C1a=330mF，

? C1b=0.1mF。

（6）其它外部元件

材料清單(表2)給出了其它的外部元件的詳細資料。

許多電源IC內部含有低電壓和電流等模擬電路,同時又要求能提供大電流的高速輸出來驅動大的功率負載。 要將這些功能集成到一個單個芯片內是非常困難的,因為要同時解決低噪聲和大功率這一對矛盾。為了減小這對一對矛盾,許多新的電源IC已將“信號地”與“電源地”引腳的連接分離。目地是使大電流,高速的輸出噪聲自成回路，而不讓其干擾特別敏感的低電平的模擬控制部分。

DC/DC轉換器的布線對其功能實現尤為重要。信號地(SGND)和電源地(PGND)應當分離,以確保電源地中的較大脈沖電流不會對連接到信號地上的高靈敏度的信號電流造成干擾。它們只能單點接地(通常是在各自的I/O電容的負極相連)。另外,旁路電容C3應當盡可能地靠近IC的2腳和4腳。

芯片的主要散熱是通過多個PGND腳接地散熱的，與這些接地腳相連的銅箔應盡可能地大。另外，良好而大面積的接地對減小電路的電磁干擾是非常有用的。

Elantec公司的EL7564CDC/DC轉換器的內部集成FET電源解決方案,能精確提供3.3V,2.5V, 1.8V和1.5V輸出電壓,輸出電流高達4A。數個EL7564C疊加輸出電流可達8A以上。這樣便可滿足Xilinx的Virtex,Virtex-E和Virtex-Ⅱ系列FPGA產品的電源供電需求。另外,EL7564C可提供低至1.0V的電壓輸出。■