節能策略

　　基于上述PSC制定出的自主硬件節能方案包括電源門控(數據不被保留)、時鐘門控(數據在正常操作時被保留)和DVFS(同步電壓及頻率調整)。DVFS僅用于整個內核，或類似于DMS控制器、互連網絡、緩存體、輸入輸出緩沖器或FPU的片上計算單元這樣的一個芯片級組件(圖3)。但是，對于內核中的組件和芯片級組件而言，電源和時鐘門控均適用。圖4顯示了推薦的核內(局部電源管理)級和全局芯片級分層節能架構。在圖4中的虛線上方，局部電源管理單元在內核中運行，對電源狀態寄存器(PSR，與不同的PSC相關)中的內容進行監控，執行節能算法，以及對相應電源控制寄存器(PCR)當中的數值進行修改以激活或關閉節能模式。片上模擬電壓調節器和時鐘調節器將讀取PCR中的內容，并通過讀取的數據對PSC上的DVFS、電源門控、時鐘門控進行控制。請注意，LPMU并不直接控制整個內核中的節能單元(如DVFS)。反之，LPMU將通過內核控制狀態寄存器(CSR)向全局電源管理單元(GPMU)發送信號，CSR轉而通過內核控制寄存器(CCR)實現內核級節能。內核中的電源狀態寄存器通過陷阱邏輯和解碼器進行更新，當需要進行特定中斷服務或要對特定指令進行解碼時，陷阱邏輯和解碼器將會發出PSC即將激活的信號。同樣，PSC也可以對自身的PSR進行更新，從而在系統長時間不工作(空閑或阻塞狀態，最好在內核中對其進行局部監控)時發出即將節能的信號。

　　圖3：自主硬件節能邏輯的架構

　　圖4：全局電源管理單元

　　在圖4中的虛線下方及內核外部是芯片級GPMU，它將會讀取片上傳感器上熱點和電源接地噪聲(它們是全局可觀測現象)的數據，并為內核及其他芯片級組件做出相應的智能節能決定。GPMU通過內核狀態寄存器(CSR)和內核控制寄存器(CCR)與內核及其他組件進行交互。整個內核的電源門控、時鐘門控以及DVFS通過GPMU進行控制。圖5展示了GPMU的交互(CR和SR分別表示控制寄存器和狀態寄存器)。請注意，本文在邏輯上將所有芯片級組件都視為內核。

　　案例研究：英特爾迅馳中的節能

　　英特爾迅馳雙核處理器(Core Duo)局部采用了自主電源管理方案，它是英特爾公司針對移動市場開發的首款通用芯片多處理(CMP)商用嵌入式處理器。這種內核可實現兩個主要目標：首先，在平臺所能承受的最高溫度下實現性能的最大化;其次，電池的續航能力比前幾代處理器更強。

　　操作系統將英特爾雙核處理器視為兩個獨立的執行單元，但在與電源管理相關的所有操作中，平臺則將整個處理器視為單一實體。英特爾選擇將內核電源管理與整個CPU和平臺的電源管理分開。為了實現這個目標，必須讓電源及溫度控制單元成為內核邏輯單元的一部分，而不是像以往那樣作為芯片組的一部分。將電源及溫度管理數據流遷移至處理器后，就可以采用一種允許所有內核根據自身需求請求節能狀態的硬件協調機制，從而最大化單個內核的節能效果。CPU將按照兩個內核請求中的最低標準確定并進入相應的節能狀態，例如芯片組電源管理硬件和數據流的單一CPU實體。由此，軟件可以按照ACPI協議對每個內核單獨進行管理，而實際的電源管理則遵守平臺和CPU的共享資源限制條件。多核處理器內核之間的相關性較復雜，內核對系統級參數的作用還不確定，而且ACPI電源管理協議也不是針對如此復雜的多核處理器而開發的。因此，需要開發一種新型的電源管理方案，這樣的方案必須能在新興的多核嵌入式處理器中將硬件節能邏輯和由操作系統控制的調度更好地整合到一起。

　　英特爾推出的雙核處理器被分割成三個域。內核、各內核的一級緩存以及局部溫度管理邏輯單元作為電源管理域獨立運行。此外，包括二級緩存、總線接口及中斷控制器在內的共享資源形成另一個電源管理域。所有域將共享同一個電源平面和同一個單核PLL，因此均在相同的頻率和電平下運行。與細粒度節能方案相比，這是一個基本限制。但是，每個域都有獨立的時鐘分配(主干(spine))。內核的時鐘分布主線單獨進行門控，從而實現最基本的內核級節能方案。只有在兩個內核都處在空閑狀態且沒有共享操作(總線操作和緩存訪問)的情況下，才能對資源共享主干進行門控。若需要，即使在兩個內核的時鐘都停止的情況下，也可以將資源共享時鐘保持在活躍狀態，以便進行L2偵聽和中斷控制器信息分析。英特爾Core Duo技術還引入了包括L2動態調整在內的增強型電源管理特性。為了實現節能，系統必須進入更低電壓的空閑狀態，而為了達到這一目的，必須動態地調整/關閉L2緩存，從而為DeepC4狀態做準備。