在該設計中，基帶信號的碼元速率變化范圍很大，如果將成形后的數據直接輸出給D/A轉換器，輸出信號必然帶有D/A工作時鐘信號，而我們設計的基帶帶寬大，要濾除時鐘但不影響信號，模擬低通濾波器將很難設計，所以我們增添了CIC插補濾波模塊來提高DAC的采樣時鐘，CIC濾波器可以用來實現抽取器和內插器，它具有結構簡單、規整以及需要的存儲量小的優點。由于它不需要乘法器，加之濾波器的所有系數均為1，而且利用積分環節減少了中間過程的存儲量，因此常常用在高速采樣和插值比很大的場合。CIC插值濾波器實現流程如下。

　　通過調節CIC插補濾波的插補比例，使D/A轉換器的時鐘在小范圍內變化，并且最小時鐘信號也高于基帶信號，這樣D/A后模擬低通濾波器將很容易設計。例如，本設計要求碼元速率達到2ksps~40Msps，此時基帶信號1kHz~20MHz,這就要求DAC后低通濾波截止頻率大于20MHz，DAC采樣時鐘理論上應該大于20MHz，考慮工程實現應大于40MHz，下表給出了該設計針對碼元速率變化所做的不同數據處理，通過改變CIC的插值率、每碼元點數、可以實現設計目的。

　　FPGA輸出數據經過DAC轉換，低通濾波后由寬帶正交調制器調制到相應的載波上發射。

　　在頻移鍵控2FSK、4FSK、MSK等調制格式時，需要設計不同的頻偏來表示信息。在數字電路設計中，

　　5 多模通信信號及用戶數據設置

　　多模通信信號主要處理流程和多制式信號類似，關鍵是將數據源切換到前面仿真好后存入DDR2的數據，并按照各通信標準分別設置碼元速率、濾波類型和濾波因子等參數。具體設置參照表1。

　　6 測試結果

　　經過實際驗證，該方案很好地實現設計目的，硬件結構簡單，成本低，靈活性好，指標高，已經應用在通信矢量信號發生器的設計中，相關產品已經推向市場，得到用戶認可。

　　參考文獻：
　　[1] 王秉鈞，馮玉珉，田寶玉.通信原理[M].北京：清華大學出版社，2006.11
　　[2] 丁玉華，高西全. 數字信號處理[M].西安：西安電子科技大學出版社，2000.12
　　[3] ADL5375 Data Sheet[Z]. ANALOG DEVICES,2007
　　[4]金紹春,鮑景富,董華飛.一種矢量信號發生器設計與實現[J].電子產品世界，2012，19(285)：44-47