摘要：針對線陣CCD(Charge Coupled Device)及其外圍器件時序復雜的特點，設計了一種高速線陣CCD采集系統。該系統采用MSP430單片機產生PWM信號實現各器件驅動時序，并將采集結果通過串口發送至上位機。介紹了系統組成及各器件時序同步的設計方法。實驗結果表明，該線陣CCD采集系統能夠很好的滿足設計要求，可作為模塊化電路集成到其它測量系統中。

　　CCD是新型光電轉換器件，具有體積小、高靈敏度、低噪聲、讀出速度快、動態范圍高和全譜響應等特點，已經廣泛應用到圖像傳感和非接觸式測量等領域。正確的CCD驅動需要嚴格的時序對應關系，傳統的CCD驅動方式存在著調試困難、靈活性差等缺點，當驅動電路工作在高頻時鐘時會出現嚴重的干擾現象，各邏輯驅動信號不能滿足其嚴格的相位關系，導致系統工作不穩定，已不能滿足其應用的需要。因此，CCD采集系統設計的好壞直接影響CCD驅動時序和輸出信號的質量，核心是CCD及外圍器件時序產生及同步的設計。

　　本文結合TI公司16位低功耗單片機MSP430，使用PWM方式產生操作時序，不需外加CPLD等復雜邏輯器件。實驗結果表明：該系統設計中電路和時序均能夠很好的滿足要求，生成波形良好，能很好的滿足各相位關系。

　　1 系統組成

　　本系統采用索尼公司ILX511還原型線陣CCD，該CCD內置時鐘發生器與保持電路、具有易于操作等特點。硬件電路主要由線陣CCD與跟隨電路部分、數據處理與存儲部分、電壓轉換部分和MSP430部分組成。軟件由初始化部分、數據處理與存儲部分、通訊部分構成。系統總體框圖如圖1所示。

　　2 硬件設計

　　2.1 線陣CCD與跟隨電路部分

　　ILX511線陣CCD有效像素為2 048個，內部結構如圖2所示。CCD通過模擬移位寄存器在VOUT引腳串行輸出信號到后續電路。Vour以2.8 V為基準，輸出表征光照強度的模擬電壓值，該電壓值滿足后端模數轉換器輸入范圍，故不需要放大電路。此外，本設計中將SHSW與GND直接相連，ILX511使用內部采樣保持模式輸出信號。

　　由于ILX511輸出阻抗為250歐姆，在ILX511與ADC(模數轉換芯片)之間需增加電壓跟隨器實現阻抗變換。考慮CCD的工作頻率和單電源特性，選擇運放AD8041作為電壓跟隨器芯片。線陣CCD與跟隨器電路圖如圖3所示。

　　2.2 數據處理與存儲部分

　　ADC的位數對本設計的精度有重要影響，ADC位數的選擇可依據公式

　　其中A為輸入信號的動態范圍，M為分辨率要求。

　　ILX511輸出動態范圍為267，根據公式(1)可得本設計所需ADC位數≥8.06，即需選用有效位數ENOB(Effective Numbers Of Bits)10位以上模數轉換器。本設計采用AD9220，其在1 MHz工作頻率下信噪比最小為69 dB，由公式(2)可得其最小有效位數為11.7，滿足系統設計要求。

　　其中SNR為ADC信噪比。

　　AD轉換的輸出數據要通過RS232送入上位機，由于AD產生的數據流速率(12 Mb/s)與RS232通信速率(最高230.4 Kb/s)不配，故AD輸出的數據首先存入數據緩沖器FIFO中。由于ILX511每次轉換產生2048個數據，因此選用IDT公司的IDT7203芯片通過字寬擴展方式使用。AD9220

　　和IDT7203連接方式如圖4所示。

　　2.3 電壓轉換部分

　　由于MSP430為3.3 V供電，而CCD和FIFO及運放部分均為5 V供電，為保證邏輯電平匹配，本設計采用TI公司的8位三態總線電平轉換芯片SN74LVC4245，該芯片傳輸延遲最大不超過10ns，能夠非常好的滿足本設計的時序要求。

　　2.4 MSP430部分

　　文中選用MSP430F149單片機作為主控芯片對電路產生驅動信號，通過定時器產生PWM信號。因此，定時器輸出引腳和需要同步操作的時序信號相連。此外，FIFO輸出結果通過電壓轉換后并行連接到單片機IO口。

　　3 軟件設計

　　MSP430程序主要由初始化模塊、數據采集與存儲模塊和通訊模塊組成。程序流程圖如圖5所示。

　　3.1 初始化模塊

　　初始化模塊包含以下3個部分：MSP430初始化部分、FIFO初始化部分和CCD初始化部分。

　　MSP430初始化部分包括時鐘初始化、串口初始化和IO初始化。時鐘初始化設定單片機時鐘來源及頻率，此頻率將決定單片機PWM和串口通信速率的計算以及PWM輸出時定時器的設置。串口初始化只需配置相關寄存器、設定好波特率和開啟中斷即可。IO初始化將沒有用到的IO進行配置。

　　FIFO在上電和每次寫操作之前需進行復位，FIFO復位后EF標志位為低電平，當MSP430單片機檢測到EF為低電平時即可開始產生后續所需工作時序。

　　CCD初始化工作分為兩部分：在其正式操作前需添加至少22 500個CLK脈沖來穩定輸出;每次工作前由ROG信號和CLK信號完成初始化。

　　3.2 數據采集與存儲模塊

　　數據采集和存儲模塊完成對系統中各器件間時序的產生和同步操作，將采集到的光譜數據暫存到FIFO中。