摘要：智能儀表系統的優化設計主要包括測量精度、系統功耗和系統干擾能力等三個方面，文中比較詳細地闡述了提高儀表測量精度、降低儀表系統功耗和提高儀表系統的抗干擾能力等方面的各種優化設計方法。

關鍵詞：智能儀表 系統 優化設計

隨著科學技術的發展，智能化儀表系統已被廣泛應用于各個領域。而如何設計一種高精度、低功耗、高可靠的智能化儀表系統則是設計得最關心的問題。本文主要討論對智能儀表系統進行優化設計的各種方法。

設計一個優化的智能儀表系統通常需要考慮以下三個方面的設計：

（1）提高儀表精度

（2）降低儀表系統功耗

（3）提高儀表系統的抗干擾能力

1 測量精度的提高

在智能儀表設計時，為了提高儀表的測量精度，一般除了選擇性能好、精度高的元器件外，同時也可以利用微處理器對測量數據進行加工與處理，以減少測量過程中產生的隨機誤差和系統誤差。

1.1 隨機誤差處理方法

隨機誤差在多次重復測量時，一般都服從統計規律。而時間平衡和總體平均是基本的統計方法。根據時間平均和總體平均法，當測量時間T→∞或測量次數N→∞時，其隨機誤差之和趨于零。測量結果將不受隨機誤差的影響。這在具體實現時可要用硬件RC濾波或軟件編程（數字濾波）的方法來實現。

1.2 系統誤差的處理方式

在處理系統誤差時，常用的方法有：

（1）非線性特性的校正

線性化的關鍵是找出校正函數，但有時校正函數很難求得，因此通常選用擬合校正函數。而擬合校正函數可采用連續和分段擬合兩種方法來實現。

（2）偏差和增益誤差的自動標準

自動校準的基本思想是儀器在開機后或每隔一定時間后自動測量基準參數。（如數字電壓表中的基準電壓或地電位等），然后計算誤差模型，以獲得并存儲誤差因子。這樣，就可以在正式測量時，根據測量結果和誤差因子計算校準方程，從而消除誤差。

（3）采用歸一化技術

利用歸一化技術來提高測量精度，消除系統誤差。

（4）最佳測量方法的自動選擇

由于微處理器能夠根據參數的狀態，自動地或在人工干預下選擇一種最佳測試方法，因此，可以使用微處理器來進行設計，以便使得測量系統在各種條件下都能獲得較高的測量精度。

2 系統的低功耗設計

2.1 系統的低功耗設計方法

系統的低功耗設計是系統優化設計的一個重要方面，在低功耗設計時，應重點考慮以下幾個方面：

首先，可選用CMOS集成電路，這是由于CMOS電路具有功耗低、抗干擾能力強、工作溫度范圍寬度等特點；

其次，系統功耗和系統供電電壓存在著一定的關系。一般來說，供電電壓越高，系統功耗越大。因此，低功耗單片微機系統應盡量采用低電壓供電，這樣既能減少系統功耗，又有利于電池供電。

第三，在工作方式選擇下，應盡量選用高速低頻工作方式，雖然COMS器件的靜態功耗幾乎為零，但在邏輯電平轉換時，總是有電流流過。由于動態功耗和邏輯電平轉換頻率成正比，同時與電路的邏輯電平轉換時間成正比。所以，COMS器件應采用高速低頻工作方式。

第四，COMS器件的輸入端不能懸空，以免輸入電平不穩而使電路來回翻轉，從而使系統功耗增大。

第五，在選用低功耗外圍器件設計低功耗系統時，除了單片機和外圍芯片可選用CMOS器件外，還應選用如LCD液晶顯示器、壓電陶瓷等低功耗器件。

第六，為了降低系統的整體工耗，除選用低功耗的器件外，還需選用低功耗及高效率的電路形式。

第七，采用低功耗工作方式，如單片機的待機、掉電工作方式或存儲器的維持工作方式等。在系統設計時，應盡量利用器件的這些特點，并使單片機系統盡量在這些工作方式下工作。

第八，采用分區分時供電方式。在軟件設計上可采取相應措施以盡量縮短CPU的運行時間，可以盡量用軟件代替硬件來實現系統的低功耗設計。

2.2 單片機的低功耗運行

在單片機微機低功耗系統設計中，應盡量選用低功耗的HCMOS單片機芯片，雖然此類芯片與HMOS相比，其外型、管腳、指令等完全相同，但由于其制造工藝不同，因此，HCMOS器件的功耗更低、抗干擾能力更強，并具有待機運行模式。因而功耗更小。

2.3 存儲器的低功耗運行

在低功耗單片微機系統的設計中，為了降低存儲器的功耗，首先必須選用HCMOS工藝的存儲器，其次應采用維持工作方式。

2.4 軟件設計的相應描施

除了上述的硬件措施以外，也可以用下面的軟件設計方法來進一步降低智能儀表測量系統的功耗。

●盡量不采用動態掃描顯示方式，而應當利用鎖存器的靜態顯示方式來減少CPU的工作時間，如可用于靜態顯示的集鎖存、譯碼、驅動、顯示為一體的CMOS器件，如LCL004等。

●盡量不要使用軟件延時，可采用定時中斷工作方式以減少CPU的工作時間。

●由于單片微機在待機時，其睡內定時/計數器仍處于工作狀態。因此，在低功耗設計時，應充分地利用待機時單片機內定時/計數器的功能來計時和計數。這樣既節約了功耗，又可完成測量工作。

3 系統的抗干擾設計

影響智能儀表的可靠性和安全運行的主要因素是來自系統內部和外部的各種電氣干擾，以及系統結構設計、元器件選擇、安裝、制造工藝和外部環境條件等情況。這些干擾對智能儀表系統造成的后果主要表現在數據采集誤差加大、控制狀態失靈、數據的干擾變化以及程序運行失常等。

3.1 供電系統的抗干擾措施

為了防止電源系統的干擾，電源設計時應考慮使用交流電源濾波器和隔離，并可利用壓敏電阻吸收浪涌電壓，在要求供電質量較高的情況下，可采用發電機組或逆變器供電，如采用在線式UPS不間斷電源供電；也可要用分立式供電和分類供電方式。但應在每塊印刷電路板的電源與地之間并接去耦電容（可用5～10μF的電解電容和一個0.01～0.1μF的電容），以消除電源線和地線中的脈沖電流干擾；另外，還可使用瞬變電壓抑制器TVS等方法。TVS是普遍使用的一種高效能電路保護器件，能吸收高達數千瓦的浪涌功率。而且TVS對靜電、過壓、電網干擾、雷擊、開關打火、電源反向及電機/電源噪聲振動的保護尤為有效。

3.2 過程通道抗干擾措施

采用光電耦合器可以將主機與前向、后向以及其它主機部分的電路聯系切斷，從而有效地防止干擾從過程通道進入主機。

3.3 外部噪聲源的干擾及其抑制

傳感器最大的外部噪聲源是連接在交流電源上的電動機、電焊機等能產生電火花的機器以及繼電器、電磁閥等。這些噪聲源可通過電容和電磁耦合對傳感器形成干擾。工程實踐表明，干擾信號通過各種線纜假入智能儀表系統內部而形成的干擾占全部干擾量的90%以上，因而系統的配線技術是首先要考慮的。對于靜電感應噪聲，可在信號線或箱體上包一層金屬導體屏蔽層，并將屏蔽層端點接地。對于電磁感應噪聲，配線時應應盡量使信號線遠離強電線，以減少互感所形成的電磁感應噪聲。信號電纜還可用金屬導體屏蔽或采用多層雙絞信號線。

3.4 印制電路板及電路的抗干擾設計

印制板電路的抗干擾設計主要包括以下幾方面：

（1）地線設計

在智能儀表系統中，接地是抑制干擾的重要方法。設計時可根據實際信號的工作頻率選擇單點接地或多點接地；另外，數字、模擬電路要分開，而且應將兩者的地線分別與電源地線相連；同時，接地線應盡量加粗；將接地電路做成閉合環路可明顯地提高系統的抗干擾能力。

（2）電源線布置

電源線布置除了要根據電流大小盡量加粗導體寬度外，還應使電源線、地線的走向與數據傳遞的方向一致，這樣有助于增強抗噪聲能力。

（3）印刷電路板的尺寸與器件布置

印刷電路板大小要適中。尺寸過大，則印制線條長，阻抗增加，不僅抗噪聲能力下降，成本也高；尺寸過小則散熱不好，同時易受鄰近線條干擾。在器件布置方面，應把相互有關的器件盡量放近些，這樣獲得較好的抗噪聲效果。容易產生噪聲的器件、小電流電路、大電流電路器件等應盡量遠離計算機邏輯電路，如有可能，應另做電路板。

3.5 軟件抗干擾設計

軟件抗干擾是利用軟件來實現的一種抗干擾方法。通常有數字濾波技術、軟件冗余、軟件陷阱、看門狗等技術。

（1）數字濾波技術

數字濾波技術是采用軟件來減少數據采集誤差的有效措施。通常使用的方法有算術平均法、中值法、抑制脈沖算術平均法、一階慣性濾波法、程序判斷濾波法和遞推平均濾波法等。

（2）控制狀態失常的軟件措施

在條件控制系統中，可選用軟件冗余的方法對控制條件進行一次采樣和處理以控制輸出。這種方法對于慣性較大的控制系統具有良好的抗偶然因素干擾的作用。

當干擾侵入輸出通道而使輸出狀態被破壞時，可重新設置當前輸出狀態寄存單元，以便使系統能及時查詢單元的輸出狀態信息，并及時糾正輸出狀態。

設置自檢程序。可在計算機內的特定部位或某些內存單元設置狀態標志。這樣，在開機后，即可在運行中不斷進行循環測試，以保證系統中信息存儲、傳輸和運算的可靠性。

（3）程序運行失常的軟件措施

●軟件陷阱

用引導指令強行將捕獲到的跑飛程序引向復位入口地址，并在此處將程序轉向專門對程序出錯進行處理的程序，以使程序納入正軌。

●采用“看門狗”技術

當PC受到干擾失控而引起程序跑飛使程序進入“死循環”時，指令冗余技術、軟件陷阱技術均不能使失控的程序擺脫“死循環”的困境，因此，通常采用程序監視技術，即“看門狗”技術（Watchdog）。利用“看門狗”技術可以不斷監視程序循環運行時間，若發現時間超過已知的循環設定時間，則認為系統陷入了“死循環”，然后強迫程序返回到0000H入口，并在0000H處安排一段出錯處理程序，使系統運行納入正規。