概述

　　近年來，集成電路的蓬勃發展使數字電路的研究及應用出現了非常大的發展空間，FPGA功耗低、可靠性高、體積小、重量輕、價格低，具有用戶可重復定義的邏輯功能即具有可重復編程的特點，因此，FPGA可使數字電路系統的設計非常靈活，并且大大縮短了系統研制的周期，縮小了數字電路系統的體積并減少了使用芯片的品種。FPGA已經普遍用于通信、雷達、導航、廣播、電視、儀器、自動控制和計算機等領域。

FPGA設計流程和設計環境

　　圖1表示FPGA的整個設計流程，從設計輸入到器件編程這四個階段可在MAX+PLUS II提供的環境完成。與圖1對應，圖2是MAX+PLUS II所提供的設計流程。

　　設計輸入

　　MAX+PLUS II的輸入可以有三種方式，即圖形輸入、文本輸入和波形輸入。圖形輸入即輸入電路原理圖，不僅可以使用MAX+PLUS II中豐富的圖形器件庫，而且可以使用幾乎全部的標準EDA設計工具。如可識別標準EDIF網表文件、VHDL網表文件、OrCAD原理圖以及Xilinx網表文件等，文本輸入方式支持ALTERA公司的AHDL語言，同時兼容VHDL和Verlog HDL。波形輸入最有特點，它允許設計者通過編輯輸入波形，而由系統自動生成該功能模塊。

　　此外，符號編輯器用于編輯用戶自己的模塊符號。通過底層編輯器可以觀察實際器件的內部結構，并可以改變器件管腳分布，或者調整各模塊在器件內部宏單元之間的分布、從而優化器件性能。

　　設計實現

　　設計實現意味著在所選的FPGA器件內部物理地實現所需邏輯，這個過程用MAX+PLUS II中的核心部分編譯器(Compiler)完成，它主要依據設計輸入文件自動生成用于器件編程，波形仿真及延時分析所需的數據文件，包括以下幾個步驟：

　?、龠x擇目標器件及設定編譯環境參數，這一步由電路設計者自行設計，以下各步驟由系統自動執行。

　?、谏筛鱾€模塊的二進制網表(.cnf)文件。

　?、圻B接所有CNF文件，建立數據庫，用以描述整個設計。

　?、苓M行邏輯綜合，計算所有布爾等式，并優化觸發器設計等。

　　⑤將整個設計映射到相應的器件內。

　?、蕻a生波形仿真文件及編程文件。

　　設計仿真

　　仿真器和時延分析器利用編譯器產生的數據庫文件自動完成邏輯功能仿真和延時特性仿真。在仿真文件中加載不同的激勵信號，可以觀察中間結果以及輸出波形。必要時，可以返回設計階段，修改設計輸入，最終達到設計要求。

　　器件編程與測試

　　結果正確后，就可以進行器件編程，即通過編程器BYTEBLASTER電纜將設計下載到實際芯片中，最后測試芯片在系統的實際運行性能。

　　器件性能

　　器件框圖

　　EPF10K10內部框圖如圖3。

　　器件資源

　　ALTERA公司推出的采用0.25μm CMOS ROM工藝規程的結構性能優良、高密度的FLEX10K系列器件產品，片內門數已經達到25萬，其資源如表1。

　　器件速度

　　選用的EPF10K10已經滿足頻率綜合器的要求，其速度等級如表2。