摘要：該系統是以為核心，結合視頻編解碼芯片，并外擴大容量的存儲器，實現4路視頻輸入與1路視頻輸出。本文主要介紹了基于TMS320DM642的視頻監控系統的硬件設計，主要包括視頻輸入/輸出模塊的設計、電源模塊的設計、外部存儲器模塊的設計，同時介紹了基本的硬件調試方法。該系統具有視頻傳輸延遲短、處理速度快的優點，可應用于實時視頻圖像處理。

關鍵詞：TMS320DM642;視頻監控;硬件設計

引言

本系統使用DM642作為核心，具有強大的運算能力和高速的數據通道。應用于如車牌識別、指紋識別、遠程監控、智能化小區監控，圖像算法研究均具有其他處理器難以抗衡的效果。

1 硬件總體設計

硬件結構如圖1所示。輸入的視頻模擬信號經過解碼芯片轉換為數字信號，TMS320DM642的EDMA控制器將大量的視頻數字信號存放在SDRAM內，供用戶處理，然后將處理后的視頻數字信號通過編碼芯片SAA7121轉換為PAL或NTSC標準制式的模擬電視信號輸出。其中，可實現4路視頻輸入。

2 硬件各模塊設計

2.1 TMS320DM642

本系統選擇的DSP為TMS320DM642，該處理器是專門為視頻與圖像應用量身定制的，能夠滿足各種類型視頻客戶端應用的需求，諸如VoIP視頻、視頻點播(VOD)、多信道數字視頻錄像以及高品質視頻編解碼等應用。

TMS320DM642具有高速并行處理內核，主頻達到600MHz，計算能力達4 800 MPIS;采用高級甚長指令字結構，使得在一個指令周期內能夠并行處理8條32位的指令，片內還集成了3個帶視頻FIFO的高速視頻口(VP0～VP2)和1個McASP音頻口。

TMS320DM642內部具有64通道的EDMA，保證CPU和外部器件可以高速并行的傳輸數據;它的EMIFA接口數據總線寬度為64位，最高數據存取頻率為133 MHz，可直接與大容量、低成本的SDRAM芯片無縫連接。

TMS320DM642采用了兩級緩存機制，CPU和一級程序高速緩存(LIP)及一級數據高速緩存(LID)直連，兩塊Cache分別為16 KB，工作在CPU全速訪問狀態。可配置的二級緩存(L2)有256 KB，它是數據和程序共用的。

2.2 電源管理模塊

電源管理模塊由2部分組成：供電電路和電源監測電路。

2.2.1 供電電路

設計中采用2片TI公司的電源芯片0，分別給TMS320DM642提供Cvdd和Dvdd電壓，如圖2所示。

要解決Cvdd與Dvdd的上電順序問題，將(1)的PWRGD引腳和TPS54310(2)的SS/EN引腳相連，當TPS54310(1)的輸出電壓達到穩定的+1.4 V后PWRGD引腳輸出高電平送到TPS54310(2)的SS/EN引腳，當這個值高于1.2 V時，芯片(2)開始工作，這就保證了CPU內核的上電時間早于I/O的上電時間。

視頻解碼芯片TVP5150和編碼芯片SAA7121采用+1.8 V和+3.3 V電壓，由于涉及到模擬信號，因此這兩個電壓又分為數字(+1.8 V和+3.3 V)和模擬(+1.8 VA和+3.3 VA)兩種;為了減小系統的功耗，用到的所有電平轉換芯片都采用其輸入容限(+5 V)內的+4.1 V電壓。

設計選用TPS767D318芯片產生視頻編解碼時需要的+1.8VA和+3.3 VA模擬電壓，通過片狀鐵氧體磁珠BLM18PG121SNl可以將+1.8VA轉換為+1.8 V。將+5 V電壓經過二極管MMBD4148降壓，產生電平轉換芯片所需的+4.1 V。

2.2.2 電源監測電路

設計中選用了TI公司生產的TPS3307-25芯片，它的固定復位信號時間長達200 ms，能滿足系統中所有芯片的復位需求，可監控的電壓范圍包括2.5 V、3.3 V，本設計中對系統中+3.3 V電壓和2.5 V電壓以及TPS54310(1)的PWRGD引腳(1.4 V)進行監測。如圖3所示，這個監測電路提供了兩種復位方式：①在電源電壓降到一定的門限值以下，將強制系統進入復位狀態;②可以通過MR#引腳上的按鍵對系統進行手工復位。

2.3 外部存儲器擴展模塊

TMS320DM642的EMIFA是一個64位寬的接口，可以實現與多種同步和異步存儲器的無縫連接。EMIFA最大的總線時鐘可達133 MHz。

2.3.1 EMIFA與SDRAM的接口設計

本設計中選用2片Micron公司開發的32位數據總線的MT48LC4M3282芯片組成64位數據總線與EMFI直連。連接如圖4所示。

SDRAM的地址線A[0-11]與TMS320DM642的地址線AEA[3-14]相連，由于該DSP的數據線是64位的，需要8個字節對齊，占用3位地址線，所以從TMS320DM642的地址線的第4位開始相連。兩片SDRAM數據輸入接口分別連接TMS320DM642的數據線AED[0-31]和AED[32-63]。字節使能引腳DQM[0-3]連接TMS320DM642的引腳ABE[0-7]，其中，DQM0控制DQ[0-7]字節使能，DQM1控制DQ[8-15]字節使能，DQM2控制DQ[16-23]字節使能，DQM3控制DQ[24-31]字節使能。

2.3.2 EMIFA與FLASH的接口設計

本設計選用AMD公司生產的32 MB的AM29LV033C芯片。連接如圖5所示。

AM29VL033C的輸出使能(OE)和寫使能(WE)與TMS320DM642的輸出使能和寫使能信號直接相連，AM29VL033C的芯片使能(CE)與TMS320DM642的ACE1相連，作為片選信號。8位數據總線直接與TMS320DM642數據總線相連，低19位地址總線A[18-0]與TMS320DM642的AEA[21-3]連接，A[19-21]三地址引腳用電阻下拉，保留待以后擴展應用。