當前，IC設計的驗證環節已成為IC設計的瓶頸，一家企業的驗證水平直接影響了新產品的推出速度;而且驗證方法也到了瓶頸，需要新方法迅速提升驗證效率。

　　近日，Mentor Graphics公司董事長兼CEO Walden C. Rhines在美國總部稱，IC驗證正進入“驗證3.0時代，即系統時代，軟硬件協同驗證。

　　原因是當今SoC更復雜，諸如系統中含有多個嵌入式內核，異構處理器，復雜的內部互聯，共享存儲器，片上芯片(NoC)及多級緩存。

　　與此同時，隨著工藝制程節點的不斷演進，對嵌入式軟件工程師的需求量急劇上升。

　　但芯片的時鐘速率徘徊不前，因此需要硬件仿真器擴展性能。

　　而且很多公司的SoC設計團隊分布全球各地，因此需要企業級的解決方案，有統一的調試、統一的驗證IP、統一的用戶接口、統一的testbench仿真，統一的斷言，統一的覆蓋。

　　所有驗證都在統一環境下，這個環境里有軟件仿真、正規的引擎和硬件仿真。支持硬件和軟件調試：從OS boot和設備驅動器，到目標外圍。

　　為此，Mentor發布了企業驗證平臺(EVP)。該平臺將先進的驗證解決方案Questa®、全球硬件仿真資源分配技術Veloce® OS3和強大的調試環境Visualizer™融合在一起，形成一個全球范圍內可用的高性能資源數據中心。Mentor EVP的全球資源管理特性可以支持公司世界各地的項目團隊，最大程度地提高用戶的生產率和總的驗證投資回報率。Mentor EVP可將仿真性能和生產率提高400~10,000倍。