隨著電子技術的發展，高頻相移信號在精密工程、電子、生物醫學、通信科學研究的應用越來越廣泛。現有的普通高頻信號發生器常表現為信號不穩定或精度不高，而高性能高頻信號發生器的價格昂貴，對于一般用戶并非最佳選擇[1]。
傳統的相移信號發生電路采用鎖相環與計數器構成地址發生器，在不同數據存儲器下取數據實現，通過改變數據的存儲位置實現信號的相移。這種方法輸出靈活，但是由于鎖相環輸出頻率的限制，僅適合于1 MHz以下的低頻信號應用領域，且構成鎖相環重要部分的計數器容易失去控制，同時相對復雜的電路結構也使整個電路的可靠性難以保證。近年來發展的基于直接數字頻率合成DDS技術的高頻信號發生器能實現頻率在40 MHz以上的相移信號輸出，相移分辨率可達到0.01°，但該類產品均未給出相移不穩定性指標[2]。另外，該類高頻信號發生器均為國外產品壟斷，價格昂貴，且硬件電路復雜，體積較大，不易攜帶[3]。因此，自主開發便攜式、高穩定、低信噪比、低成本的高頻相移信號發生器具有重要的技術創新價值。
針對上述高頻相移電路存在的問題，本文提出了一種基于可編程ECL邏輯器件的高頻相移電路。利用ECL信號上升沿和下降沿時間短(100 ps)、工作頻率大(>GHz)、相位噪聲小的優點以及ECL可編程邏輯器件輸入/輸出信號頻率可編程的特性，實現的高頻相移電路具有頻域寬、輸出信號頻率編程可調、輸出信號穩定、步進相移值可調且電路面積小、成本低等優點。
1 高頻相移電路結構框圖
高頻相移電路包括快速比較器、PLL倍頻器、ECL信號時鐘分配器、脈沖抑制器和分頻器，其結構示意圖如圖1所示。快速比較器將外部時鐘信號轉化為方波信號；PLL可編程倍頻器將該方波信號倍頻；ECL信號時鐘分配器將該倍頻信號分配至兩路，一路經由數字分頻器1直接分頻，另一路倍頻信號由脈沖抑制器抑制一個脈沖（相應的相移為2π）后再由數字分頻器2分頻。分頻器1和分頻器2的分頻倍數均為2-p(p為整數)，從而分頻器1的輸出信號相對分頻器2的輸出信號有2π/2p的相移。

相移原理圖如圖2所示。對于頻率為fHF的高頻數字邏輯ECL信號，用ECL邏輯器件抑制一個脈沖，則相應有2π的相移產生；將該信號二分頻后，相移量為π。因ECL信號頻率可分頻為2-p倍，則在頻率為2-p×fHF的信號處有值為2π/2p的相移信號產生。

圖1中的脈沖抑制器由TTL至ECL信號轉換電路、同步觸發器、延遲器1、延遲器2、異或門電路、延遲器3組成。其工作原理如圖3所示，脈沖抑制觸發TTL信號經轉化電路轉換成ECL信號，該ECL信號經由同步觸發器與PLL倍頻信號SHF同步。與倍頻信號SHF同步的ECL信號同時發至延遲器1和延遲器2，延遲器1輸出延時量為t1的延遲信號St1，延遲器2輸出延時量為t2的延遲信號St2，信號St1和信號St2經由“異或門”異或，“異或門”的輸出為脈沖抑制信號，該脈沖抑制信號的脈沖寬度等于倍頻信號SHF的周期，即t2-t1=THF。每次外部觸發信號的邊沿均觸發一次脈寬為THF的抑制信號，該抑制信號通過延遲器3來抑制倍頻信號SHF，從而實現2π的相移，如圖3所示。

由信號發生器（DS345-Stanford）輸出頻率為10 MHz的正弦波信號Sclk，信號Sclk經由快速比較器(AD8598)整波成為方波信號，該方波信號經由PLL倍頻器(MC12349 Motorola)倍頻，倍頻器（MC12349）的輸出頻率的范圍為50 MHz～800 MHz，輸入頻率范圍為10 MHz～20 MHz，輸出頻率FOUT與輸入頻率FXTAL的關系為FOUT=FXTAL×M/N，M和N的值可通過改變連接開關的值來改變。圖4中，倍頻器(MC12349)的輸出頻率為640 MHz，M和N值分別設置為64和1。ECL時鐘信號分配器(MC10EL15 On-Semiconductor)將倍頻器(MC12349)的輸出頻率640 MHz分配至三路，一路信號S3分配至低噪聲分頻器1（SP8402-Plessey），分頻器分頻倍數設置為32，則分頻器1輸出頻率為20 MHz的方波；另兩路信號S4 和S5分別被分配至脈沖抑制觸發器（MC10EP195)和同步觸發器(MC10EP31)。

最后，驗證高頻相移電路輸出信號的頻率穩定性。頻率穩定性測試條件為：信號的采集時間約為12 h，每次測試的積分時間為1 s。圖7為高頻相移電路中一個輸出信號的實驗結果圖，另一個輸出信號的穩定性也以同樣方式進行驗證。對實驗數據進行相對艾倫方差計算得出，對于1 s～10 000 s的積分時間，艾倫標準方差值δy(ι)10-9。因此，該高頻相移信號發生器輸出信號的頻率不穩定性可以忽略不計。

本設計實現了一種基于可編程ECL邏輯器件的高頻相移信號發生電路，并驗證了輸出相移量為2π/32的20 MHz信號的頻率穩定性。實驗結果表明，對于1 s～10 000 s的積分時間，艾倫標準方差值?滓y(?子)10-9。該電路設計原理簡單、可復制性強、電路體積小、相移信號噪聲小、相移信號穩定、成本低。
參考文獻
[1] 吳建輝.印制電路板的電磁兼容設計[M].北京：國防工業出版社，2005.
[2] CHASSAGNE L，TOPCU S.Highly accurate positioning control method for piezoelectric actuators based on phase-shifting optoelectronics[J].Measurement Science and Technology，2005，16(9)：1771-1777.
[3] 陳偉.高速電路信號完整性分析與設計[M].北京：電子工業出版社，2009.