圖2．2 （1）靜態RAM結構組成原理圖

靜態RAM的結構組成原理圖如圖2．2（1）所示，存儲體是一個由64×64=4096個六管靜態存儲電路組成的存儲矩陣。在存儲矩陣中，X地址譯碼器輸出端提供X0～X63計64根行選擇線，而每一行選擇線接在同一行中的64個存儲電路的行選端，故行選擇線能同時為該行64個行選端提供行選擇信號。Y地址譯碼器輸出端提供Y0～Y63計64根列選擇線，而同一列中的64個存儲電路共用同一位線，故由列選擇線可以同時控制它們與輸入／輸出電路（I/O電路）連通。很顯然，只有行、列均被選中的某個單元存儲電路，在其X向選通門與Y向選通門同時被打開時，才能進行讀出信息和寫入信息的操作。

圖中所示的存儲體是容量為4K×1位的存儲器，因此，它僅有一個I/O電路。如果要組成字長為4位或8位的存儲器，則每次存取時，同時應有4個或8個單元存儲電路與外界交換信息，這種存儲器中，將列按4位或8位分組，每根列選擇線控制一組的列向門同時打開；相應地，I／O電路也應有4個或8個。每一組的同一位，共用一個I/O電路。通常，一個RAM芯片的存儲容量是有限的，需要用若干片才能構成一個實用的存儲器。這樣，地址不同的存儲單元，可能處于不同的芯片中，因此，在選擇地址時，應先選擇其所屬的芯片。對于每塊芯片，都有一個片選控制端（），只有當片選端加上有效信號時，才能對該芯片進行讀或寫操作。一般，片選信號由地址碼的高位譯碼產生.