一.PLA的基本概念

　　可編程邏輯陣列原文是英文的ProgrammableLogicArray，簡稱PLA，是一種可編程邏輯裝置，它的與陣列（AND array）和或陣列（OR array）均為可編程，輸出電路為不可組態。又叫做FPLA（field-programmable logic array）。可編程邏輯陣列PLA是一種可程式化的裝置，可用來實現組合邏輯電路。PLA具有一組可程式化的AND階，AND階之后連接一組可程式化的OR階，如此可以達到：“只在合乎設定條件時才允許產生邏輯訊號輸出。”

　　可編程邏輯陣列（可編程邏輯控制器）PLA如此的邏輯閘佈局能用來規劃大量的邏輯函式，這些邏輯函式必須先以積項（有時是多個積項）的原始形式進行齊一化。

　　從實現邏輯函數的角度看，對于大多數邏輯函數而言，并不需要使用全部最小項，尤其對于包含約束條件的邏輯函數，許多最小項是不可能出現的。PROM的“與” 陣列固定地產生n個輸入變量的全部最小項。因此，PROM的“與”陣列不能獲得充分利用而造成硬件浪費，使得芯片面積的利用率不高。為了克服PROM的不足，產省了一種“與”陣列和“或”陣列均可編程的邏輯器件，即可編程邏輯陣列PLA（可編程邏輯控制器件）。

　　二.PLA的類型

　　PLA可分為組合可編程邏輯陣列PLA和時序可編程邏輯陣列PLA兩種類型。

　　1.組合可編程邏輯陣列PLA

　　邏輯結構：由一個“與”陣列和一個“或”陣列構成，“與”陣列和“或”陣列都是可編程的。

　　在可編程邏輯陣列PLA（可編程邏輯控制器件的發展）中，n個輸入變量的“與”陣列不是產生2n個“與”項，而是有P個與門就提供P個“與”項，每個“與”項與哪些變量相關可由編程決定。“或”陣列通過編程可選擇需要的“與”項相“或”、形成“與-或”函數式。

　　由PLA實現的函數式是最簡“與-或”表達式。PLA的存儲容量不僅與輸入變量個數和輸出端個數有關，而且還和它的“與”項數（即與門數）有關，其存儲容量用輸入變量數（n）、與項數（p）、輸出端數（m）來表示。

　　2.時序可編程邏輯陣列PLA

　　邏輯結構：由“與”陣列、“或”陣列和一個用于存儲以前狀態的觸發器網絡構成。

　　觸發器網絡中包含若干觸發器，它們的輸入接受“或”陣列輸出及時鐘脈沖、復位信號的控制，其輸出反饋到“與”陣列，用來和現有輸入一起產生“與”項輸出。

　　可編程邏輯陣列設計方法是指用戶通過生產商提供的通用器件自行進行現場編程和制造，或者通過對與或矩陣進行掩膜編程，得到所需的專用集成電路。

　　采用可編程邏輯陣列PLA進行邏輯設計，可以十分有效地實現各種邏輯功能。相對PROM而言，PLA更靈活、更經濟、結構更簡單。用PLA設計組合邏輯電路時，一般首先將給定問題的邏輯函數按多輸出邏輯函數的化簡方法簡化成最簡“與-或”表達式，然后，根據最簡表達式中的不同“與” 項以及各函數式的“與”項之和分別構成“與”陣列和“或”陣列，并畫出陣列邏輯圖。

　　三.可編程邏輯陣列PLA的應用

　　在可編程邏輯陣列PLA的應用中，有一種是用來控制資料路徑，在指令集內事先定義好邏輯狀態，并用此來產生下一個邏輯狀態（透過條件分支）。

　　舉例來說，如果目前機器（指整個邏輯系統）處于二號狀態，如果接下來的執行指令中含有一個立即值（偵測到立即值的欄位）時，機器就從第二狀態轉成四號狀態，并且也可以進一步定義進入第四狀態后的接續動作。因此PLA等于扮演（晶片）系統內含的邏輯狀態圖（statediagram）角色。

　　除了可編程邏輯陣列PLA外，其他常用的可程式邏輯裝置還有可程式陣列邏輯（PAL）、複雜可程式邏輯裝置（CPLD）以及現場可程式邏輯閘陣列（FPGA）。

　　要注意的是，雖然可程式邏輯陣列一詞中帶有“可程式”一字，但不表示所有的PLA都是具有現場性的可程式化能力。事實上許多都屬遮罩性的可程式化，性質與ROM相同，必須在晶片製造廠內就執行與完成程式化設定，尤其是內嵌于電路較複雜的晶片（例如：微處理器）的PLA多屬此種程式化方式。