1.PAL的輸出結構

　　可編程陣列邏輯（PAL）是一種與項可編程、或項固定結構的可編程結構，為能方便實現各種邏輯結構功能，其輸出結構通常有很多種結構，并且每種結構有一類期間與之相對應。下面是組合邏輯電路中常用的集中輸出結構：

　　固定輸出結構

　　固定輸出結構是可編程器件中最簡單的輸出結構，其輸出就是或陣列的輸出，可以實現簡單的組合邏輯電路的功能，如下圖所示：

　　
圖1 固定輸出結構

　　異步I/O輸出結構

　　上面簡單的固定輸出結構只能實現簡單的組合邏輯功能，如果希望實現其輸出端既可以當輸入端使用，又可以作為輸入端正使用，這是上面的電路就無法實現該功能，這就需要用到異步I/O輸出結構，如下圖所示：

　　
圖2 異步I/O輸出結構

　　從圖上可以看出當其中的三態門的使能端為0時，其三態門處理高阻狀態，其內部的輸出與I/O線隔離，這時I/O可作為輸入來使用；而當三態門的使用能端為1時，其I/O為輸出，這時內部的邏輯功能不僅輸出端I/O端，還反饋到其內部編程矩陣，這可以實現各種須帶反饋的電路，從而減少電路的外部連接，如在RS觸發器電路及各種帶級聯的電路。

　　帶異或門的輸出

　　帶異或門的輸出端加上了一個異或門，這個異或門的加入使得電路的構成發生了變化，如果一個邏輯函數需要的與項個數非常多（如一個四輸入的函數，其與項的個數最多為16個），如果用反函數來實現時，發現其與項的個數較少（是16減去原函數的與項個數），異或門具有一個特點：當輸入端的一個輸入為0時，其輸出等于另一個輸入；而當輸入端中的一個固定為1時，其輸出為另一個輸入的非。這異或門的引入使得用原函數實現函數困難時可以通過反函數加以實現。

　　2.PAL器件的命名規則

　　PAL器件的命名與其輸入、輸出腳數，輸出結構有關，下圖給出了其命名規則：