基于FPGA的FIR數字濾波器設計方案(一)
根據FIR數字濾波器的原理,在Simulink環境下搭建16階的FIR數字濾波器結構,如圖3所示。
在模型的搭建過程中,使用了兩個8位的Shift Taps移位寄存器模塊對輸入信號進行分解,然后根據數字濾波器的原理進行算法計算。
根據FIR數字濾波器的原理,在Simulink環境下搭建16階的FIR數字濾波器結構,如圖3所示。
在模型的搭建過程中,使用了兩個8位的Shift Taps移位寄存器模塊對輸入信號進行分解,然后根據數字濾波器的原理進行算法計算。
評論