摘要：本文設計了一款基于Hi3559的8K智能攝像機。主控采用海思Hi3559AV100，傳感器采用豪威 OV48C40。通過HDMI2.1線連接8K智能攝像機和8K超高清電視，給用戶帶來極致視覺體驗。

關鍵詞：Hi3559；OV48C40；HDMI2.1接口；智能攝像頭

*基金項目：深圳市科技創新委員會資助項目，項目編號：JSGG20191129143214333

隨著科技的進步和人們對生活品質的追求，8K 超高清電視正成為研究的熱點，本文 8K 智能攝像頭搭配 8K 電視形成了家庭 8K 圖像采集和圖像顯示的端到端解決方案，滿足了人們對圖像采集和顯示的極致追求。

1 硬件系統方案

8K 攝像機主控采用海思 Hi3559AV100，傳感器采用豪威 OV48C40，DC-DC 采用 MP1495S，內存采用 MT53B256M32D1-NP，SPI FLASH 采用 MX25U25635F；Wi-Fi 采用 RTL8822CU。硬件系統框圖如圖 1。

其中，電源給整個系統供電；時鐘電路保系統中的各模塊同步；復位電路確保主控可靠的工作；DDR 是隨機存儲器，同步需要時鐘；FLASH 用來程序存儲；傳感器采集數據；HDMI2.1 傳輸圖像數據；Wi-Fi 可以 來無線傳輸，滿足人們無線觀看視頻需求，但是最大支持 2K；SD 用來存儲視頻。

Hi3559AV100 是一款 8K（支持最大分辨率為 8 192×8 640）攝像頭處理芯片，支持 8K@30 廣播級圖像質量的數字處理，支持連接多路傳感器傳感器， 支持原始圖像 RAW 數據輸出和 H.265 編碼，內部集成了超高性能 ISP，采用最先進的低功耗架構和工藝設計。HDMI2.1 接口最大傳輸速率為 12 Gb/s，可以滿足 8K@30 視頻傳輸。

2 電路設計

2.1 電源設計

電源給整個系統供電，電源芯片供電能力大于 2 A，電感值大于 2.2 μH，飽和電流大于 3 A。Hi3559 內核電壓 0.8 V，IO 電壓 18 V，DDR4 接口電壓 1.2 V， LPDDR4 接口電壓 1.2 V。內核電源方面，DDR 電源和 IO 電源上電時序為：IO 電源＞ DDR 電源＞內核電源；下電時 IO 先下電，內核最后下電。DDR PLL 電源與 IO 電源連接時，必須使用磁珠隔離，紋波小于 800 mV，不能有固定頻點噪聲。FLASH 接口的 IO 電源實際連接的時要與對接芯片的接口電平一致。

2.2 時鐘電路

外部 24 MHz 時鐘電路和芯片內部的反饋電路形成了系統時鐘電路。外部晶體振蕩電路采用 4P 貼片晶振，其中 2 個 GND 要充分接地，增加系統時鐘抗 ESD 干擾能力；外圍電容采用 NPO，為防止電磁干擾，時鐘到主控的輸入端串聯 22R 的端接電阻。時鐘電路如圖 2 所示。

2.3 復位電路

系統上電后由主控內部 POR 電路對芯片進行復位，Hi3559 硬件復位通過 RESET 引進來實現，低電平有效，最短復位周期為 100 個 24 MHz 的時鐘周期，也就是說至少需要 4 ms。系統復位電平一定要與 FLASH 電平保持一致，否則系統無法啟動。

2.4 DDR電路

DDR 電路采用 2×DDR4，數據總線寬度為 32 位，DDR4 傳輸速率為 3 200 Mbps。DDR4 采用了最先進工藝技術，在提高性能、降低成本同時還降低了功耗。DDR4 引腳由數據線、地址線、控制線、電源和地組成。DDR 按照引腳功能可以分為 7 類：電源、地、配置、控制信號、時鐘信號、地址信號、數據信號。DDR4 中最重要的信號就是地址信號和數據信號。DQ[0:31] 是數據信號，DQS_N/DQS_P 是數據選通信號；A[0:16] 是地址選擇信號，BA[0:1] 是 Bank 地址選擇；CK_N/CK_P 是差分時鐘信號；CS_N 是 DDR 片選信號；ODT 是阻抗匹配使能信號。DDR 與主控的信號連接示意圖如圖 3 所示。

2.5 傳感器電路

傳感器采用豪威 OV48C40，它是一款 8K（支持最大分辨率為 8 064×6 048）像素，1/1.32 英寸的 CMOS 傳感器。支持 DCG HDR 功能，信噪比高。芯片電源供電分三部分：DOVDD、AVDD 和 DVDD，三部分電源濾波電容靠近對應引腳。VREFN、VREFN2、VREFH 以及 TXVDD 和地之間必須接電容，可濾除高頻和低頻的電源紋波，如果不接電容 8K 視頻信號傳輸不穩定。DOVDD 電壓須與主控 Hi3559AV100 的 I/O 電壓保持一致。模擬地和數字地用磁珠隔開。

2.6 其它電路

Wi-Fi 通過 USB 接口與主控相連，SD 卡通過 SDIO 接口與主控相連，HDMI2.1 按照 HDMI 接口標準規范與主控相連。

3 PCB設計注意事項

PCB 布局和布線是產品成敗的關鍵，因此 PCB 設計要按照芯片規格書要求逐條核對。如傳感器 PCB 布局和布線直接影響攝像頭出圖，電源、DDR 的 PCB 布局和布線直接影響攝像頭啟動，Wi-Fi、SD 卡的 PCB 布局和布線直接影響視頻信號傳輸和存儲。

3.1 傳感器PCB設計

鏡頭下面盡量不要擺放任何電容電阻，減少對芯片表面臟污；AVDD 布線盡可能遠離 EXTCLK、MIPI 信號線，減少電源紋波和噪聲對信號的干擾；MIPI 信號差分線阻抗控制在 100 Ω，誤差小于 ±10%；避免直角走線帶來的信號反射，影響 8K 高速傳輸性能；信號線下方的參考層必須保證是整片的地層。MIPI 線對要走等長，誤差控制在 8 mil（毫英寸）；行數據線、時 鐘線等至少保持 3 W 以上的距離且絕不能平行走線。 MIPI 信號線盡量不要打過孔，如有過孔則 MIPI 信號線對上的兩根線都要有過孔（保持過孔的對稱性），信號線換層后參考層也要在靠近信號線的過孔處打孔換層。

3.2 DDR PCB設計

DDR4 地址線布局布線不可使用 T 型，一定要用 Fly-by 的拓撲結構，拓撲過孔到管腳的長度小于 120 mil；VTT 的上拉電阻要放在信號的末端，且走線越短越好，走線長度不能大于 400 mil；VTT 信號端要放一個濾波電容。主控和 DDR4 顆粒端的每個引腳放一個濾波電容，且濾波電容盡可能靠近引腳，布線要短而粗，回路要短。

DDR4 單端信號阻抗為 50 Ω，差分線阻抗為 100 Ω；焊盤到過孔之間要內層走線，并且盡可能短；所有的內層走線之間不要有信號層，避免串擾和跨分割，走線到平面的邊緣必須大于 4 mil；Flyby 拓撲的 stub 走線要短，可以降低走線的有效阻抗；在設計中應該通過減小支線線寬的方式將負載部分的走線設計成高阻抗，負載部分的走線和主線阻抗保持一致，這樣可以降低信號反射。

3.3 電源PCB設計

電源要采用模塊化設計，保持電源完整性的同時滿足各模塊所需電流。且電源要遠離信號線，避免電源紋波和噪聲對信號的干擾。

4 結語

本文設計的一款基于 Hi3559 的 8K 智能攝像機，搭配 8K 電視，給用戶帶來極致視覺體驗。由于受到帶寬和速率的限制，Wi-Fi 和 SD 卡默認傳輸和存儲分辨率為 1 080 P。

參考文獻：

[1] G ZHAI,X MIN.Perceptual image quality assessment: a survey, Sci[G].China Inf. Sci. 63,211301,2020.

[2] J KUFA,T KRATOCHVIL.Visual quality assessment c o n s i d e r i n g u l t r a H D , f u l l H D r e s o l u t i o n a n d viewing distance[C].29th International Conference RADIOELEKTRONIKA,2019.

[3] CHAN K CK, WANG X T, YU K, et al.Basicvsr: The search for essential components in video super-resolution and beyond[C].In Proceedings of the IEEE Conference on Computer Vision and Pattern Recognition.2021.

[4] 何牧天,傅敏康,何毅,等.基于IMXRT1021嵌入式競速智能車設計[J].計算機系統應用.2021(08):47-49.

[5] 蒲方.國內4K/8K超高清電視發展的思考與實踐[J].中國傳媒科技.2021(07):32-36.

[6] 謝佳.8K超高清電視技術發展現狀及趨勢淺析[J].西部廣播電視.2021(16):39-41.

[7] 王晶.5G賦能4K/8K超高清電視制播[J].電視技術.2021(09):53-56.

[8] 王洪富.超高清電視的有線電視網傳輸技術分析[J].中國有線電視.2021(08):30-33.

[9] 劉文潔.關于超高清電視技術發展與應用現狀研究[J].傳媒論壇.2021(09):18-21.

[10] 許春蕾.淺談4K超高清電視信號在制作域內的傳輸[J].現代電視技術.2019(03):49-52.

(注：本文轉載自《電子產品世界》雜志2022年8月期)