聯華電子近日宣布，與智原科技推出基于聯電22奈米超低功耗（ULP）與22奈米超低漏電（ULL）制程的基礎元件IP解決方案。該22ULP/ULL基礎元件IP已成功通過硅驗證，包含多重電壓標準元件庫、ECO元件庫、IO元件庫、PowerSlash?低功耗控制套件以及內存編譯器，可大幅降低芯片功耗，以滿足新一代的SoC設計需求。針對低功耗SoC需求，智原的22ULP/ULL基礎元件IP具備進階的繞線構架，以及優化的功率、性能和面積設計。

相較28奈米技術，22奈米元件庫可以在相同性能下減少10%芯片面積，或降低超過30%功耗。此外，該標準元件庫可于0.6V至1.0V廣域電壓下運作，亦支持SoC內的Always-on電路維持超低漏電；多樣的IO元件庫包括通用IO、多重電壓IO、RTC IO、OSC IO和模擬ESD IO；內存編譯器具有雙電源軌功能、多重省電模式、和讀寫輔助功能等特色。

智原科技研發協理簡丞星表示：「智原透過與聯電的長期合作以及豐富的ASIC經驗，為客戶提供專業的聯電制程IP選用服務。我們藉由聯電22奈米技術推出全新的邏輯元件庫和內存編譯器IP，能夠協助客戶在成本優勢下開發低功耗SoC以布局物聯網、人工智慧、通信及多媒體等新興應用攫取商機?！?/p>

聯電硅智財研發暨設計支持處林子惠處長表示：「在許多應用中，SoC設計師都需要針對各種應用的節能解決方案。隨著智原在聯電22奈米可量產的特殊制程上推出的基礎元件IP解決方案，讓客戶可在我們具有競爭力的22奈米平臺上，獲得包括22ULP和22ULL的全面設計支持，享有適用于物聯網及其他低功耗產品的完整平臺。