一直在與自己賽跑的FPGA獨行俠——賽靈思(Xilinx)，在其2018開發者大會(XDF)上重磅發布了業界7nm自適應計算加速平臺 (ACAP)首款產品——Versal。賽靈思總裁及CEO Victor Peng在解釋Versal名稱意義時說，Versal寓意Versatile (多樣化的)+ Universal(通用的), 代表集多樣性和通用性一體，是一款可面向所有應用、面向所有開發者的平臺級產品。而Versal的面世表明賽靈思已不再是單純的FPGA公司，而轉變成平臺公司。這也意味著賽靈思將不再囿于FPGA做文章，而將染指CPU、GPU等占領的市場，直面與英特爾、英偉達的競爭，Versal憑何給予賽靈思這樣的勇氣?

　　為何開發ACAP平臺?

　　或許這是大勢使然。

　　“隨著摩爾定律的放緩以及大數據、AI、5G、自動駕駛等的發展，對于計算能力和帶寬提出了前所未有的要求，同時新的算法新的框架層出不窮，要應對這一變化就需要靈活應變的架構，而傳統芯片設計的周期已經無法跟上創新的步伐?！?Victor Peng強調，“就像自然界的適者生存一樣，在數字世界靈活應變的系統才是最可持續的?！?/p>

　　而這一靈活應變的架構就是異構計算。賽靈思產品及技術營銷高級技術總監Kirk Saban認為，一種架構已無法獨自完成大量的數據處理，需要異構計算。而從過去多年IC發展來看，計算引擎CPU單純采用“工藝縮放scaling”技術發展的道路遇到了很大的挑戰，難以通過等量的計算提升換取等量的性能提升，迫使計算引擎變成并行趨勢。

　　為此，賽靈思啟動代號為“Evest(珠穆朗瑪)”的計劃，意在打造一個具有靈活應變能力的自適應異構計算加速平臺，支持所有類型的開發者通過優化的軟硬件來為應用加速，同時具備靈活的應變能力，Victor Peng笑言Versal是在業界需求最迫切的時刻雪中送炭。

　　當然Versal要具備上述“魔力”，賽靈思也投入巨大，數十億美元、上千名工程師、歷時 4 年終才出手。 賽靈思軟件及IP產品執行副總裁Salil Raje 對此表示，在開發過程中，Versal要解決諸多挑戰，不只是硬件如處理器、AI引擎、收發器等整合，還有軟件、7納米FinFET工藝等，是一個非常大的系統工程。賽靈思花了幾千小時的人工來確保軟件工具的簡單易用，對所有架構進行了重新布置，確保這一平臺能夠自上而下的軟件可編程，也進一步提升了準入門檻。

　　而在這一過程中，FPGA從最初的邏輯門到SoC、MPSoC、RFSoC芯片再進化到ACAP，如在28納米時集成了編解碼處理器，在16納米級別加入了GPU之后，完成了從FPGA器件到平臺ACAP的蝶變，也將開啟賽靈思的新征程。